[发明专利]集成过流保护的MOSFET及制造方法

说明书

技术领域

本发明涉及半导体集成电路领域，特别是指一种集成过流保护的MOSFET，本发明还涉及所述集成过流保护的MOSFET的制造方法。

背景技术

MOSFET作为一种功率器件，在如今的电子设备中得到广泛应用，其经常工作在大电压、强电流的状态下，由于较高的工作负荷，很容易发生烧毁。

传统的MOSFET如图1所示，在硅衬底的N型外延11上有P型区12，P型区12上覆盖一层重掺杂N型区13，以作为源区，两沟槽14水平排布，且从上至下贯穿重掺杂N型区13、P型区12，进入N型外延11中，两沟槽14内壁覆盖一层氧化层15，然后沟槽内填充满栅极导电多晶硅16，在两个沟槽之间的P型区12及重掺杂N型区13中，还具有接触孔17及重掺杂P型区18，重掺杂P型区18位于P型区12中，且其上表面与重掺杂N型区13接触，接触孔17贯穿重掺杂N型区13，其底部进入重掺杂P型区18中，将重掺杂P型区18引出到器件表面。

由图可看出，普通的MOSFET仅提供最基本的功率开关管功能，其本身并不具有防止大电流造成损伤的自我保护能力，一旦电流过大，器件极有可能烧毁，造成损失。

发明内容

本发明所要解决的技术问题是提供一种集成过流保护的MOSFET，其具有自我调节栅压使器件电流回到正常水平的能力。

本发明所要解决的另一技术问题是提供所述的集成过流保护的MOSFET的制造方法。

为解决上述问题，本发明提供的集成过流保护的MOSFET，其结构包含：

在N型外延层中具有两个P阱水平排布，一侧P阱用于沟槽型MOSFET单元，另一侧P阱是用于过流保护的NPN型晶体管单元。

所述的沟槽型MOSFET单元，包含两个沟槽，沟槽内壁淀积一层氧化层后填充栅极导电多晶硅，两沟槽之间P型阱区中上部靠沟槽分别具有重掺杂的N型区；一侧沟槽的外侧P阱区中上部也具有一重掺杂N型区。

在NPN型晶体管单元所在的P阱中，包含有两个重掺杂N型区，分别构成NPN管的发射区和集电区，所述P阱作为NPN管的基区，在基区上具有一段二氧化硅，二氧化硅上淀积多晶硅，构成源极电阻。

在包含MOSFET单元部分和NPN管单元部分的整个器件表面具有层间介质层。

MOSFET单元部分，两沟槽之间的两个重掺杂N型区通过穿通层间介质的接触孔连接到顶层金属引出源极，靠近NPN管单元的沟槽通过穿通层间介质的接触孔连接到顶层金属引出栅极，另一个沟槽栅为水平引出。

NPN管单元部分，所述两个重掺杂N型区通过穿通层间介质的接触孔引出连接到顶层金属分别形成NPN管的发射极及集电极，其集电极是与MOSFET的栅极连接，发射区通过穿通层间介质的接触孔连接到顶层金属，并与源极电阻的一端相连，NPN管的基区通过接触孔连接到顶层金属并再与源极电阻的另一端相连。

本发明所述的集成过流保护的MOSFET的制造方法，包含如下工艺步骤：

第1步，在N型外延中采用离子注入并进行热推进工艺形成两个P阱，分别用于制作MOSFET单元及NPN管，在用于制作MOSFET单元的P阱中刻蚀两个沟槽，两个沟槽内均淀积一层氧化层，然后淀积栅极导电多晶硅填充满所述的两个沟槽。

第2步，在用于制作NPN管的P阱表面淀积二氧化硅，并在所述二氧化硅上淀积多晶硅作为源极电阻。

第3步，采用离子注入形成MOSFET以及NPN管的重掺杂N型区。

第4步，淀积氧化物作为层间介质，然后在层间介质上蚀刻出接触孔，作MOSFET及NPN管的接触，接着做顶层金属连接等工艺。

进一步地，所述第1步中两个P阱的注入剂量为6x10¹²～2x10¹³cm^-2，注入的结深为0.8μm，刻蚀的沟槽深度为0.8～2.0μm，淀积氧化层厚度为，栅极导电多晶硅的厚度为。

进一步地，所述第2步中淀积的二氧化硅厚度为，淀积的多晶硅厚度为。

进一步地，所述第3步中离子注入的剂量范围为4x10¹⁵～8x10¹⁵cm^-2。

进一步地，所述第4步中淀积的层间介质厚度为。

本发明所述的集成过流保护的MOSFET，通过在MOSFET中内置NPN管，通过NPN管监测MOSFET源端的电流，当源端电流超过额定值时自动调节MOSFET的栅极电压使MOSFET具有过流自我保护功能。

附图说明