[发明专利]一种三值绝热多米诺正循环门及反循环门

说明书

技术领域

本发明涉及循环门，尤其是涉及一种三值绝热多米诺正循环门及反循环门。

背景技术

随着半导体工艺的不断进步，硅片上布线所需要的面积比例越来越大，从而限制了集成度及信息密度的进一步提高。采用多值逻辑可以提高每根连接线携带的信息量，大大减少电路中连接线的数量，从而减小芯片的面积，增强数据处理能力。多米诺电路以其速度快、面积小的优良特性被广泛应用于处理器、寄存器、缓存器中的高速运算电路及关键路径中，因此将多值逻辑与多米诺电路相结合能够在更大程度上提高电路集成度及信息密度。

正、反循环门电路是多值计数器的基本模块之一，可以完成对时钟脉冲的递增、减计数的功能，广泛应用于分频器、编码器、存储器以及算术运算电路中。正、反循环门电路的功耗很大程度上决定着整个多值电路的功耗，因此低功耗正、反循环门电路的研究具有极其重要的意义。

发明内容

本发明所要解决的第一个技术问题是提供一种在保证具有正确的逻辑功能的前提下，功耗较低的三值绝热多米诺正循环门。

本发明解决第一个技术问题所采用的技术方案为：一种三值绝热多米诺正循环门，其特征在于由三值低功耗多米诺JKL触发器组成，所述的三值低功耗多米诺JKL触发器由第一三值绝热多米诺文字运算电路、第二三值绝热多米诺文字运算电路、第三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路、三值JKL触发器基本电路和绝热多米诺缓冲器组成，所述的第一三值绝热多米诺文字运算电路、所述的第二三值绝热多米诺文字运算电路、所述的第三三值绝热多米诺文字运算电路和所述的第四三值绝热多米诺文字运算电路均设置有第一时钟信号输入端和第二时钟信号输入端，所述的三值JKL触发器基本电路设置有第一时钟信号输入端、第二时钟信号输入端、第三时钟信号输入端、第一信号输入端、第二信号输入端、第三信号输入端和第四信号输入端，所述的第一三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第一信号输入端连接，所述的第二三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第二信号输入端连接，所述的第三三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第三信号输入端连接，所述的第四三值绝热多米诺文字运算电路的信号输出端与所述的三值JKL触发器基本电路的第四信号输入端连接，所述的三值JKL触发器基本电路的信号输出端与所述的绝热多米诺缓冲器的信号输入端连接，所述的绝热多米诺缓冲器的信号输出端与所述的第四三值绝热多米诺文字运算电路的信号输入端连接，所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第二三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第一时钟信号输入端、所述的第四三值绝热多米诺文字运算电路的第一时钟信号输入端和所述的三值JKL触发器基本电路的第一时钟信号输入端并接且其并接端为三值低功耗多米诺JKL触发器的第一时钟信号输入端，所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第二三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第三三值绝热多米诺文字运算电路的第二时钟信号输入端、所述的第四三值绝热多米诺文字运算电路的第二时钟信号输入端和所述的三值JKL触发器基本电路的第二时钟信号输入端并接且其并接端为三值低功耗多米诺JKL触发器的第二时钟信号输入端，所述的三值JKL触发器基本电路的第三时钟信号输入端为三值低功耗多米诺JKL触发器的第三时钟信号输入端，该三值低功耗多米诺JKL触发器还设置有第四时钟信号输入端，所述的第一时钟信号输入端接入幅值电平为2的第一时钟信号，所述的第二时钟信号输入端接入幅值电平为2的第二时钟信号，所述的第三时钟信号输入端接入幅值电平为1的第三时钟信号，所述的第四时钟信号输入端接入幅值电平为1的第四时钟信号，所述的第一时钟信号与所述的第四时钟信号相位相同，所述的第二时钟信号与所述的第三时钟信号相位相同，所述的第一时钟信号与所述的第二时钟信号相位相差180度，所述的第一三值绝热多米诺文字运算电路的信号输入端、所述的第二三值绝热多米诺文字运算电路的信号输入端、所述的第三三值绝热多米诺文字运算电路的信号输入端和所述的第四时钟信号输入端连接。