[发明专利]一种沟槽肖特基半导体装置及其制备方法

说明书

技术领域

本发明涉及到一种沟槽肖特基半导体装置，本发明还涉及一种沟槽肖特基半导体装置的制备方法。本发明的半导体装置是制造功率整流器件的基本结构。

背景技术

具有沟槽结构的肖特基半导体器件，已成为器件发展的重要趋势。对于功率肖特基半导体器件，不断提高肖特基器件的反向阻断特性的成为器件发展的重要趋势。

结势垒型肖特基整流器的发明人B J Baliga提出了一种侵入PN结的肖特基势垒整流器（MPS），器件的表面含有多个P型导电材料区，在P型导电材料区之间半导体材料表面为肖特基势垒结。当器件加反向偏压时，多个P型导电材料区产生的耗尽层在肖特基势垒结下发生交叠，从而减缓了肖特基势垒结区域电场强度升高的趋势。

Chang Paul等人在2000年PCT/US01/21433专利中提出了沟槽结构的肖特基器件，沟槽位于器件表面，沟槽侧壁表面设置有肖特基势垒结，沟槽的底部漂移区域设置P+半导体材料，在沟槽之间的半导体材料表面设置有肖特基势垒结，当器件加反向偏压时，多个P型导电材料区产生的耗尽层发生交叠，从而减缓了肖特基势垒结区域电场强度升高的趋势。

上述两种结构的肖特基器件对于降低肖特基势垒结反向漏电流和提高反向阻断压降具有显著作用。

发明内容

本发明针对提高肖特基器件的反向阻断特性而提出，提供一种沟槽肖特基半导体装置，比上述两种结构的肖特基器件具有更好反向阻断效果。

一种沟槽肖特基半导体装置，其特征在于：包括：衬底层，为第一导电类型半导体材料；漂移层，位于衬底层之上，为第一导电类型半导体材料；多个沟槽，位于漂移层表面；绝缘介质，位于沟槽底部，为绝缘材料构成；反型区，为第二导电类型半导体材料，被设置在临靠沟槽底部的漂移层中；肖特基势垒结，位于沟槽侧壁的第一导电类型半导体材料表面。

一种沟槽肖特基半导体装置的制备方法，其特征在于：包括如下步骤：在具有衬底层的漂移层表面形成绝缘介质；通过光刻腐蚀工艺，去除待形成沟槽表面的绝缘介质； 进行刻蚀半导体材料形成沟槽；注入第二导电类型杂质，进行热处理；淀积绝缘介质，进行反刻蚀；在沟槽内壁填充金属，形成肖特基势垒结；在器件上表面形成金属，通过光刻腐蚀工艺，去除上表面部分金属；通过背面金属化工艺，在器件衬底层背面形成金属。

本发明的沟槽肖特基半导体装置将肖特基势垒层设置在沟槽的侧壁，同时沟槽底部设置了绝缘层和反型区，此种结构与传统的MPS器件和PCT/US01/21433专利结构相比，当器件加反向偏压时，进一步减缓了肖特基势垒结附近电场强度随反向电压的升高而升高趋势，降低了肖特基镜像力的效应，从而提高了器件的阻断压降和降低了器件的反向漏电流。

附图说明

图1为本发明的一种沟槽肖特基半导体装置的剖面示意图；

图2为本发明的一种沟槽肖特基半导体装置的剖面示意图；

图3为本发明的一种沟槽肖特基半导体装置的剖面示意图；

图4为本发明的一种沟槽肖特基半导体装置的剖面示意图。

附图标记说明

1、衬底层；

2、漂移层；

3、P型导电材料区；

4、氮化硅；

5、肖特基势垒结；

6、二氧化硅；

10、正面电极金属； 

11、背面电极金属。

具体实施方式

实施例1

图1为本发明的一种沟槽肖特基半导体装置剖面示意图，其中包括：衬底层1，为重掺杂的N导电类型硅半导体材料，磷掺杂浓度为1E19cm^-3；漂移层2，在N型导电半导体硅材料衬底层1上表面，为N型导电半导体硅材料磷掺杂浓度为1E15cm^-3,，厚度为20um; P型导电材料区3,位于沟槽底部附近，为P型导电半导体硅材料，P型导电材料区3结深为1.5 um，沟槽深度为4um，沟槽宽度和间距为2um；氮化硅4，位于沟槽底部，厚度为1.5um；肖特基势垒结5，位于沟槽侧壁和器件表面；正面电极金属10和背面电极金属11位于器件的正背面，为器件引出电极。

其制作工艺包括如下步骤：

第一步，在具有衬底层1的漂移层2表面热氧化形成绝缘材料层；

第二步，通过光刻腐蚀工艺，去除待形成沟槽表面的绝缘材料层； 

第三步，进行干法刻蚀工艺，去除半导体材料形成沟槽；

第四步，注入第二导电类型杂质硼，进行退火工艺；