[发明专利]一种利用离子注入及定点吸附工艺制备半导体材料的方法

说明书

技术领域

本发明属于半导体领域，特别是涉及一种利用离子注入及定点吸附工艺制备半导体材料的方法。

背景技术

根据国际半导体产业发展蓝图（ITRS2009）的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。SOI已成为深亚微米的低压、低功耗集成电路的主流技术。SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势。。

从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。SiGe材料由于其高迁移率和可以作为其他材料的虚拟衬底而受到广泛关注，目前制备低缺陷密度、高弛豫度的锗硅主要采用锗浓度梯度递增生长方法。但是通常几个微米的生长厚度，不但增加了生产成本，而且由于锗硅较差的热导性影响器件性能。

通过离子注入技术可以制备高弛豫度、低缺陷密度的SiGe层。一般通过离子注入技术制备SiGe的工艺是直接在Si衬底上生长SiGe层，然后通过离子注入及退火工艺使所述SiGe层产生应变弛豫。但是，由于离子注入的深度对SiGe的弛豫度有较大的影响，只有在合理的注入深度范围内才能在保证低缺陷密度下得到高弛豫度的SiGe层，故对注入工艺的精度非常高，上述制备方法往往难以实现低缺陷密度、高弛豫度的SiGe的制备，而且也大大的增大了制备的难度和工艺成本。

因此，提供一种能降低工艺难度且稳定制备低缺陷密度、高弛豫度的SiGe材料的方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，用于解决现有技术中通过离子注入工艺制备弛豫SiGe材料工艺不稳定而难以实现低缺陷密度、高弛豫度的SiGe的制备的问题。

为实现上述目的及其他相关目的，本发明提供一种利用离子注入及定点吸附工艺制备半导体材料的方法，至少包括以下步骤：

1）提供第一Si衬底，于所述Si衬底表面交替形成Si_xGe_1-x层及Si层，形成至少具有一个周期的Si_xGe_1-x/Si超晶格结构，其中，0≤x<1；

2）于所述Si_xGe_1-x/Si超晶格结构表面形成Si缓冲层，于所述Si缓冲层表面形成应变Si_zGe_1-z层，所述应变Si_zGe_1-z层的厚度小于其临界厚度，其中0≤z<1；

3）从所述应变SizGe1-z层表面将H、He、Si、Ge、C或B离子注入至所述第一Si衬底中，然后对上述结构进行快速退火，使所述应变Si_zGe_1-z层产生弛豫，以获得弛豫Si_zGe_1-z层。

作为本发明的利用离子注入及定点吸附工艺制备半导体材料的方法的一个优选方案，所述方法还包括步骤：4）提供表面具有氧化层的第二Si衬底，并键合所述氧化层及所述弛豫Si_zGe_1-z层；5）去除所述第一Si衬底、Si_xGe_1-x/Si超晶格结构及Si缓冲层，以完成绝缘体上弛豫硅锗材料的制备。

在上述方案的步骤5）中，先采用智能剥离技术从所述第一Si衬底中剥离所述第一Si衬底，然后采用选择性腐蚀法或者化学机械抛光法去除剩余的第一Si衬底、Si_xGe_1-x/Si超晶格结构及Si缓冲层，以完成绝缘体上弛豫硅锗材料的制备。