[发明专利]一种提高DDS信号源控制可靠性的方法及系统无效
申请号: | 201210256526.7 | 申请日: | 2012-07-23 |
公开(公告)号: | CN102768499A | 公开(公告)日: | 2012-11-07 |
发明(设计)人: | 曲秀杰;汤励;苏广川 | 申请(专利权)人: | 北京理工大学 |
主分类号: | G05B19/042 | 分类号: | G05B19/042 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 100081 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 提高 dds 信号源 控制 可靠性 方法 系统 | ||
技术领域
本发明属于数字信号处理技术领域,涉及一种提高DDS信号源控制可靠性的方法及系统。
背景技术
随着现代电子技术的不断发展,信号源广泛应用于通信、雷达、导航、遥控遥测以及电子测量等领域,信号源性能的好坏在很大程度上决定了系统的性能,而对信号源的要求不仅是体现在多功能及高性能上,对环境的适应性及可靠性也提出更高的要求。随着系统集成度、复杂度的增加,信号源的工作环境越来越恶劣,比如不同频段的射频干扰、各种电磁干扰造成程序运行错误或芯片工作异常等现象,因此如何保障信号源能够稳定和可靠地运行变得更加重要。
可靠性问题是由多种原因引起的。主要有电源浪涌电压及电压噪声干扰、空间电磁干扰及电子元器件可靠性等因素。对于电源浪涌电压及电压噪声干扰,一般采用优化电路布线减小电源传输线的长度、对远离直流电源的电路增加旁路电容的方法解决;对于空间电磁干扰问题,一般采用对敏感电路采用屏蔽结构布线、对敏感系统采用屏蔽外壳设计;对于电子元器件的可靠性问题,采用优化电子元器件设计、集成保护模块的方法。这些方法均能起到抗干扰和优化可靠性的作用,但是对于瞬间的冲击导致的信号源控制异常致使信号源工作异常的情况便无能为力,特别体现在高频信号源中,因此如何提高可靠性的问题亟待解决。
DDS(Direct Digital Frequency Synthesizer直接数字频率合成技术)技术,具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成等优点,而被广泛应用在信号源装置设计中。如国外电子测量技术2011年第30卷的《基于AD9910的调频信号发生器设计》论述了利用DDS芯片AD9910实现60MHz中频信号输出;电子科技2011年第24卷的《基于9910的雷达信号发生器设计》论述了利用FPGA控制DDS芯片产生75MHz雷达模拟信号,但现有的系统并没有针对上述可靠性问题采取有效措施。
发明内容
本发明的目的是为了克服已有技术的缺陷,提高DDS信号源可靠性,提出一种提高DDS信号源控制可靠性的方法及系统。
本发明是通过下述技术方案实现的:
一种提高DDS信号源控制可靠性的方法,包括以下步骤:
步骤1,上位机发送控制参数至DDS信号源的微处理器,使其生成DDS芯片的配置参数以及理论上的工作周期T,并进行存储。
步骤2,在步骤1的同时,微处理器内部生成一个正负跳变的电平,其正负脉冲占空比各50%。跳变电平的产生频率与微处理器的实时工作频率相同。所述正负跳变电平在DDS信号源工作过程中不停输出,起到对DDS信号源工作状态进行实时监测的作用。
步骤3,将步骤1生成的配置参数输入DDS芯片;同时,对步骤2产生的正负跳变电平进行计时,得到一次跳变的时间间隔为t,将其与微处理器理论上的工作周期T相比较。若t=T,则表明DDS信号源工作正常;若t不等于T,则表明DDS信号源工作出现异常,进行下述步骤的处理。
步骤4,一旦监测到DDS信号源工作出现异常,则给微处理器一个复位信号,对其工作状态进行重置,使其读取微处理器中存储的DDS芯片配置参数,重新发送给DDS芯片,从而使系统恢复正常工作状态。
一种提高DDS信号源控制可靠性的系统,包括中频信号产生模块、逻辑控制模块、可靠性控制模块、模拟电源模块和数字电源模块。其中,中频信号产生模块包括时钟控制模块,参数计算子模块,DDS内核子模块和DAC(数模转换)子模块;逻辑控制模块包括初始化子模块,数据通信子模块,存储器子模块,参数配置子模块和参考信号生成子模块;可靠性控制模块包括信号计时子模块,信号比较子模块和复位电路子模块。
系统各组成部分的连接关系为:时钟控制模块分别与参数计算子模块、DDS内核子模块和DAC子模块相连;数据通信子模块分别连接系统的上位机、存储器子模块、参考信号生成子模块和参数配置子模块;初始化子模块的输出与参数计算子模块和参考信号生成子模块相连;存储器子模块的输出分别与初始化子模块、信号比较子模块相连;参数配置子模块的输出分别与参考信号生成子模块、中频信号产生模块的参数计算子模块连接;信号比较子模块分别与信号计时子模块和复位电路子模块相连。逻辑控制模块的参考信号生成子模块与可靠性控制模块的信号计时子模块相连,可靠性控制模块的复位电路子模块与初始化子模块相连。模拟电源模块与中频信号产生模块的DAC模块相连,数字电源模块分别与逻辑控制模块、中频信号产生模块、可靠性控制模块相连。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210256526.7/2.html,转载请声明来源钻瓜专利网。