[发明专利]一种非易失性高速存储单元，其存储器及其内部数据转存的控制方法

说明书

技术领域

本发明涉及一种半导体存储器，尤其涉及包括易失性存储单元的非易失性存储器。 

背景技术

现有半导体存储器中，主要使用两种类型的存储器，易失性(volatile)存储器和非易失性(non-volatile)存储器。非易失性存储器常见的有只读存储器(read-only memory，ROM)，例如可擦可编程只读存储器(electrically programmable read-only memory，EPROM)、电可擦可编程只读存储器(electrically erasable-programmable read-only memory，EEPROM)、和快闪只读存储器(flash read-only memory)等，这些存储器不需要外部电源即可维持其所保存的数据。易失性存储器主要包括动态随机存取存储器(dynamic random access memory，DRAM)和静态随机存取存储器(static random accessmemory，SRAM)，这些存储器的写入速度较非易失性存储器快，因此一般用于暂存高速处理的数据。于非易失性存储器不同，易失性存储器在没有供电的情况下，数据不能保存，因此在长时间维持数据时，需要外部电源供电。 

【引用文献1】：美国专利号5065362 

【引用文献2】：中国专利申请号200910170438.3 

随着科技的发展，数据的传输速度有了很大的提高，为了实现既能长久保存数据，又能快速地将数据保存而不影响系统的处理速度，最初提出了将一块非易失性存储器和一块易失性存储器结合到一起使用，主要是做法是首先利用易失性存储器将系统的数据保存起来，然后在辅助电源的供电下，再将易失性存储器的数据转存到非易失性存储器中。后来，发现在数据转存的过程中，需要先擦除非易失性存储器中的数据，耗时较长，而且也要配置大容量的辅助电源，在辅助电源是电容的情况下，当系统的供电时间过短，而电容充电不足时，容易出现数据转存不完整或者失败的情况。针对这些缺陷，美国专利号为 5065362的说明书公开了一种非易失性静态随机存取存储器(non-volatile static random access memory，NVSRAM)，如图1所示，其每一比特(bit)存储电路主要由三个部分组成，分别是双稳态锁存电路12构成的易失性存储单元和三晶体管电路14构成的非易失性存储单元。由于晶体管40c和42c在易失性存储单元工作时导通，没有将非易失性存储单元和易失性存储单元隔离开来。 

然而，两个非易失性存储单元和一个易失性存储单元构成一比特存储电路的方式，比较占用电路面积，不利于降低成本。为此，中国专利申请号200910170438.3的说明书公开了一种只用一个非易失性存储单元和一个易失性存储单元就能构成一比特存储电路的方案，如图2所示，该存储电路主要由双稳态锁存电路200，反相电路310和三晶体管电路320组成，晶体管T23的栅极电压受VSTR独立控制，可以很好地隔离非易失性存储单元和易失性存储单元。在从三晶体管电路320组成的非易失性存储单元载入数据到双稳态锁存电路200时，需要先将VCCI的电压接VSS电位，位线BT和BC设定在接地电位，然后通过将字线WL设定在高电位而将节点DT和DC放电到接地电位，放电后字线WL再设置到接地电位。接着开启晶体管T21和T23，将非易失性存储单元连接到易失性存储单元，通过设定T22的栅极电压VSE到高电位，就可以将非易失性存储单元的数据载入双稳态锁存电路200，即若T22导通，节点DC会被VCC充电至高电位，从而控制反相器310关闭晶体管T11而打开晶体管T12将节点DC维持在接地电位；相反，若T22不导通，节点DC维持在接地电位，从而通过反相器将节点DT充电至高电位。