[发明专利]高精度记录网卡接收时间的方法

说明书

【技术领域】

本发明涉及一种高精度记录网卡接收时间的方法。

【背景技术】

现有网卡收包时间的测量方法，采用CPU软处理的方式，具体为：网卡芯片收到数据包后，会产生中断，CPU在响应中断后，判断收到的数据包是否正确，并记录下CPU响应中断时的时间。这个响应时间来自CPU内部一个定时器的时间。从网卡中断到CPU响应终端这两个动作间的时间被忽略了，这个时间值受CPU负载影响非常大，随CPU负载率的变化而变化，CPU运行负担重时，容易出现记录时间偏差大的问题，而且测量时间值是随机的。如果CPU是ARM类型的CPU，这个时间能达到几十到几百微秒，如果是DSP类型的CPU，则时间也会达到几到几十微秒。对于数据包间隔时间只有几百微秒的情况来说，误差几十微秒是难以容忍的。

【发明内容】

本发明要解决的技术问题，在于提供一种高精度记录网卡接收时间的方法。

本发明是这样实现的：

高精度记录网卡接收时间的方法，包括如下步骤：

步骤1、网卡在收到数据包时，数据接收中断从低电平跳变到高电平，一整形电路捕获该上升沿信号并输出一单脉冲触发信号；

步骤2、所述单脉冲触发信号触发一时间发生器中的时间记录器，所述时间记录器立即将所述时间发生器的当前时间记录为一时标信息，然后再将所述时标信息发送至FIFO缓冲区；所述时标信息精确到微秒；

步骤3、CPU通过总线读取数据包的内容，同时CPU通过总线访问所述FIFO缓冲区，读取所述时标信息，获得网卡接收所述数据包的时间，即获得对应所述数据包的时标信息。

进一步地，所述时间发生器通过一年月日时分秒计数器和一0.1微秒计数器产生精度为0.1微秒的时间；所述时间发生器中年月日时分秒计数器的当前时间由一配置寄存器配置，CPU通过总线访问所述配置寄存器配置当前时间；同时，所述年月日时分秒计数器和0.1微秒计数器的驱动时钟来自内部有源钟振或外部秒脉冲信号，通过所述配置寄存器设置驱动时钟的来源:内部有源钟振或外部秒脉冲信号。

进一步地，所述年月日时分秒计数器和0.1微秒计数器的驱动时钟来自内部有源钟振时，所述0.1微秒计数器的驱动时钟是所述内部有源钟振经第一分频器产生的10MHz的信号，所述年月日时分秒计数器的驱动时钟是所述内部有源钟振经第二分频器产生的内部秒脉冲信号；当内部秒脉冲信号到来时，所述0.1微秒计数器清零。

进一步地，所述年月日时分秒计数器和0.1微秒计数器的驱动时钟来自外部秒脉冲信号时，所述0.1微秒计数器的驱动时钟是所述外部秒脉冲信号依次经过脉冲宽度计数器和补偿倍频器后产生的10Mhz信号，所述年月日时分秒计数器的驱动时钟由外部秒脉冲信号直接提供。

进一步地，所述总线为16位并行总线。

本发明具有如下优点：

在网卡产生数据接收中断的同时，立即记录该中断所对应的时标，这个时标包括年、月、日、时、分、秒、微秒信息，送入FIFO缓冲区，这样即使CPU没有立即响应该中断，该中断所对应的时标已经完整的记录下来。CPU在响应中断的时候，读取数据包内容，同时读取时间记录器内部FIFO即可获得对应数据包的精确时标，这个时标精度优于0.1微秒（分辨率16.67纳秒）。

本发明记录网卡接收时间不再依赖CPU，因此CPU代码的调整变化对实际的测量精度没有影响。即使原来使用实时性很差的ARM CPU，采用本发明记录方法后，同样可以得到非常高的时间精度，且CPU不再需要额外开销时间变量，并且能够自动更新，降低了CPU占用率，因此CPU也不再需要开销一个定时器来获得微秒量级的信息。

【附图说明】

下面参照附图结合实施例对本发明作进一步的说明。

图1为本发明高精度记录网卡接收时间的方法的示意图。

图2为本发明高精度记录网卡接收时间的方法的流程示意图。

【具体实施方式】

请参阅图1和图2所示，对本发明进行详细阐述。

高精度记录网卡接收时间的方法，包括如下步骤：

步骤1、网卡在收到数据包时，数据接收中断从低电平跳变到高电平，一整形电路捕获该上升沿信号并输出一单脉冲触发信号；当内部有源钟振为60MHz钟振时，所述脉冲信号的宽度为16.67纳秒；