[发明专利]高速输入输出接口的接收电路

说明书

技术领域

本发明涉及高速接口领域，尤其涉及一种高速输入输出接口(I/O)的接收电路。

背景技术

目前，USB3.0规范中要求super speed信号(5Gbps)必须支持频谱展宽(Spread Spectrum Communication，简称SSC)功能，以达到降低电磁干扰(EMI)的效果。这种频谱展宽功能会令收发的数据比特率周期性地发生变化，变化峰峰值为5000ppm。这样，数据恢复电路对带有SSC频偏的数据进行恢复时，数据恢复电路正确恢复数据的能力有限，有时需要增加一个高速鉴频器。

发明内容

针对现有技术中存在的问题，本发明提出一种高速输入输出接口的接收电路，其改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。

根据本发明的一个方面，本发明提出一种高速输入输出接口的接收电路，其包括：本地时钟产生电路，用于基于频谱展宽时钟控制脉冲产生本地时钟信号；时钟恢复电路，用于根据输入数据及本地时钟信号恢复得到恢复时钟信号；数据恢复电路，用于根据输入数据及所述恢复时钟信号恢复得到输出数据信号；频谱脉宽时钟控制脉冲产生器，其确定所述本地时钟信号和所述恢复时钟信号的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。

进一步的，所述频谱脉宽时钟控制脉冲产生器包括第一累加器、第二累加器和比较器。在预定时段内，第一累加器对所述本地时钟信号的周期进行计数得到第一计数值，第二累加器对所述恢复时钟信号的周期进行计数得到第二计数值，之后重置第一累加器和第二累加器。所述比较器比较两个计数值的差值是否大于预定阈值，如果是，则所述频谱脉宽时钟控制脉冲产生器调整所述频谱展宽时钟控制脉冲以改变所述本地时钟信号的频率，使其接近所述恢复时钟信号的频率，如果否，则不做调整。

与现有技术相比，本发明中的频谱脉宽时钟控制脉冲产生器，增加了频率跟踪的功能，其可以自动调整本地时钟频率，从而改善了接收电路的数据恢复电路的性能，而增加的功耗又很少。

附图说明

图1为本发明中的高速输入输出接口的接收电路在一个实施例中的结构示意图；

图2为图1中的频谱脉宽时钟控制脉冲产生器在一个实施例中的结构示意图；

图3为现有技术中的数据恢复电路的采样眼示意图；和

图4为图1中的数据恢复电路的采样眼示意图。

具体实施方式

下面结合附图对本发明做详细说明。

图1为本发明中的高速输入输出接口的接收电路100的结构示例图。如图1所示，所述高速输入输出接口的接收电路，其包括数据恢复电路110、时钟恢复电路120、本地时钟产生电路130和频谱脉宽时钟控制脉冲产生器140。

所述本地时钟产生电路130用于基于频谱脉宽时钟控制脉冲产生器140产生的频谱展宽时钟控制脉冲SSC_cont产生本地时钟信号CLK_loc。

时钟恢复电路120用于根据输入数据Data_in及所述本地时钟信号CLK_loc恢复得到恢复时钟信号CLK_rec。

数据恢复电路110用于根据输入数据Data_in及所述恢复时钟信号CLK_rec恢复得到输出数据信号Data_out。

频谱脉宽时钟控制脉冲产生器140确定所述本地时钟信号CLK_loc和所述恢复时钟信号CLK_rec的频率差是否大于预定值，如果是，则调整所述频谱展宽时钟控制脉冲SSC_cont以改变所述本地时钟信号CLK_loc的频率，使其接近所述恢复时钟信号CLK_rec的频率，以减少本地时钟信号CLK_loc和所述恢复时钟信号CLK_rec的频率差，如果否，则不做调整。

所述频谱展宽时钟控制脉冲SSC_cont可以控制所述本地时钟产生电路130中的分频比，进而可以调整所述本地时钟信号CLK_loc。

图2为图1中的频谱脉宽时钟控制脉冲产生器140在一个实施例中的结构示意图。所述频谱脉宽时钟控制脉冲产生器140包括第一累加器141、第二累加器142和比较器143。

在预定的一段时段内，第一累加器141对所述本地时钟信号CLK_loc的周期进行计数得到第一计数值，第二累加器对所述恢复时钟信号CLK_rec的周期进行计数得到第二计数值，之后重置第一累加器141和第二累加器142。