[发明专利]一种数字预失真处理方法

说明书

技术领域

本发明涉及功放线性化的处理方法，特别涉及一种数字预失真处理方法。

背景技术

随着无线通信的发展，信号带宽越来越宽，其包络起伏和峰均比也越来越大，这对宽带发信通道，尤其是混频器和功放提出了更高的线性要求。这主要是因为半导体器件在大信号下具有不可避免的非线性特性，当宽带发信机工作在非线性区时，会产生严重的互调分量，在带内就可以造成信号间的相互干扰。

如何提高系统的线性度是宽带系统需要解决的一个重要问题，为了解决线性度的问题，可以采用三种方法：一种是选择合适的超线性半导体器件，设计出符合性能要求的宽带发信机，不过这种方法花费巨大，且技术难度很高；第二种方法是将整个发射通道进行功率回退，使发射通道工作在线性区，这种方法大大降低了系统的工作效率；第三种方法是采用线性化技术，即采用适当的外围电路，对发信通道的非线性进行校正，从而在电路整体上呈现对输入信号的线性放大效果，这种方法成本低，器件选择也比较灵活，是目前来看最适合的方法。而线性化方法中，又以数字预失真（DPD）技术最为简单有效。在DPD系统中，信号首先通过一个预失真器进行校正，然后在再送到功放进行放大输出，预失真器产生的信号失真特性与发信通道的失真特性相反，从而可以抵消失真分量，得到无失真的信号输出。

数字预失真处理通常是基于一定的功放模型，首先通过抓取功放的输出和输出信号，基于该功放模型使用浮点方式计算预失真系数，再将该系数用于预失真处理，预失真处理可以是定点方式，在获取预失真系数之前，还需要将功放输入和输出信号在时间上对齐，消除增益，而计算预失真系数一般是采用最小均方算法（least square,简称LS算法）等,如申请号为CN201010127161.9就公布了一种上述处理流程的专利。数字预失真处理的整个过程通常在数字硬件上实现，数字硬件通常包括并行处理器件和串行处理器件，并行处理器件一般是指FPGA或ASIC，而串行处理器件一般是指DSP等或者在并行处理器件中的软核，如申请号为CN200810114051.1的专利所述。由于并行处理器件速度较高，但只能定点运算，而串行处理器件速度较慢，但可以进行浮点运算，所以对应上述功能一般是预失真处理和通过ADC抓取功放输入和输出数据在并行处理器件中进行，再将数据传送给串行处理器件，在串行处理器件中执行时间对齐，消除频差和增益，计算LS算法所需的自相关矩阵和互相关矩阵以及预失真系数，最后将预失真系数发送给并行处理器件。该实现方式最大的缺点是由于并行处理器件存储空间以及与串行处理器件传输速度的限制，计算预失真系数只能采集一小段信号给串行处理器件计算预失真系数，而并行处理器件的预失真处理对象却是一个数据流，因此存在计算预失真系数的信号与预失真处理的信号不对应或者对应程度较差导致预失真效果下降的问题。

发明内容

为了克服现有技术的上述缺点与不足，本发明的目的在于提供一种数字预失真处理方法，在并行处理器件中实现对自相关矩阵和互相关矩阵的计算，实现对数据流的连续累加，从而提高计算预失真系数的数据长度，以提高预失真的效果。

本发明的技术目的通过以下技术方案实现：

一种数字预失真处理方法，包括以下步骤：

（1）并行处理器控制模数转换器（ADC）连续抓取功放输入信号z(n)和功放输出信号y(n)，执行时间对齐；

（2）并行处理器计算功放输出信号y(n)的自相关矩阵R_yy的元素；计算功放输入信号z(n)和功放输出信号y(n)的互相关矩阵R_yz的元素并生成互相关矩阵R_yz；并将自相关矩阵R_yy的元素及互相关矩阵R_yz传输给串行处理器；其中R_yy为（K*L）*（K*L）的二维矩阵；R_yz为（K*L）*1的一维矩阵；

（3）串行处理器接收自相关矩阵R_yy的元素及互相关矩阵R_yz后，首先生成自相关矩阵R_yy，再对自相关矩阵R_yy求逆，根据下式计算预失真系数矩阵：