[发明专利]缓存预测执行的处理器与装置及方法

权利要求书

1.一种缓存预测执行的处理器，包括多级缓存，访存部件以及主存储器，其特征在于，还包括缓存预测执行装置；

所述缓存预测执行装置，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位；其中：

所述缓存命中比较单元，用于将发起访存的指令的访存地址的低位对应的缓存块的标签和TLB出来的高位地址比较，根据比较结果置位处理器预测执行位，决定处理器是否进入预测执行模式，并在进入预测执行模式后启动预测执行单元，置位所述发起访存的指令的指令预测执行位有效；

所述预测执行单元，用于当发生缓存预测时，进行预测执行，根据后续指令与所述发起访存的指令的依赖关系，决定是否将对应的后续指令的指令预测执行位置有效，并发射访存指令及其后续指令，并在预测执行的同时，控制所述访存部件向上一级缓存或者内部存储器取回所述发起访存的指令的访存结果；

所述预测执行回滚提交单元，用于在所述访存部件取回访存结果返回后，通过和预测的数据块进行比较，决定是否回滚或者提交，并将处理器预测执行位和指令预测执行位置无效；

所述预测数据块寄存器，用于存储引起预测执行的访存所访问的数据的位置；

所述处理器预测执行位，用于表示整个处理器是否处于预测执行状态，用于控制预测执行单元是否工作；

所述指令预测执行位，对应于所述处理器执行的指令，用于表示该指令是否属于预测执行指令。

2.根据权利要求1所述的缓存预测执行的处理器，其特征在于，所述多级缓存为一级缓存L1和二级缓存L2；所述引起预测执行的访存所访问的数据的位置，包括数据在缓存块中的偏移量以及数据位宽。

3.一种缓存预测执行装置，其特征在于，包括缓存命中比较单元，预测执行单元，预测执行回滚提交单元；以及预测数据块寄存器，处理器预测执行位，指令预测执行位；其中：

所述缓存命中比较单元，用于将发起访存的指令的访存地址的低位对应的缓存块的标签和TLB出来的高位地址比较，根据比较结果置位处理器预测执行位，决定处理器是否进入预测执行模式，并在进入预测执行模式后启动预测执行单元，置位所述发起访存的指令的指令预测执行位有效；

所述预测执行单元，用于当发生缓存预测时，进行预测执行，根据后续指令与所述发起访存的指令的依赖关系，决定是否将对应的后续指令的指令预测执行位置有效，并发射访存指令及其后续指令，并在预测执行的同时，控制所述访存部件向上一级缓存或者内部存储器取回所述发起访存的指令的访存结果；

所述预测执行回滚提交单元，用于在所述访存部件取回访存结果返回后，通过和预测的数据块进行比较，决定是否回滚或者提交，并将处理器预测执行位和指令预测执行位置无效；

所述预测数据块寄存器，用于存储引起预测执行的访存所访问的数据的位置；

所述处理器预测执行位，用于表示整个处理器是否处于预测执行状态，用于控制预测执行单元是否工作；

所述指令预测执行位，对应于所述处理器执行的指令，用于表示该指令是否属于预测执行指令。

4.根据权利要求3所述的缓存预测执行装置，其特征在于，所述缓存命中比较单元包括比较子单元，有效处理子单元，无效处理子单元，其中：

所述比较子单元，用于根据发起访存的指令访存地址的低位找到对应的缓存块，并将缓存块的标签和TLB出来的高位地址比较判断是否命中；

所述有效处理子单元，用于根据比较子单元比较结果进行处理，如果标签不命中，则往上一级缓存或主存储器取数；如果标签命中且缓存块状态为有效，则将数取到对应寄存器，正常执行，并将处理器预测执行位置位标记为0；

所述无效处理子单元，用于根据比较子单元判断结果进行处理，如果标签命中且缓存块的状态位为无效，则将处理器预测执行位置位标记为1，并记录该访存地址的偏移量以及数据位宽，同时向上一级缓存或主存储器发送访存请求，而且将发起访存的指令的指令预测执行位置位为1，并记录该指令访问的具体数据块地址和位宽，存在预测数据块寄存器中。