[发明专利]指令执行流信息处理系统和装置及方法

权利要求书

1.一种指令执行流信息处理系统，包括多发射乱序执行的微处理器与外部主机，其特征在于，还包括设置于所述微处理器和外部主机之间的指令执行流信息处理装置；

所述指令执行流处理装置包括：获取信息子装置，分析处理信息子装置，其中：

所述获取信息子装置，用于监控所述微处理器，获取所述微处理器的多发射乱序执行指令执行流改变信息；

所述分析处理信息子装置，用于对获取到的指令执行流改变信息进行判断识别，并与已经存储的指令执行流改变信息进行合并处理。

2.根据权利要求1所述的指令执行流信息处理系统，其特征在于，所述指令执行流信息处理装置，还包括导出子装置；

所述导出子装置，用于控制从分析处理信息子装置中读取指令执行流改变信息，导出到所述外部主机。

3.根据权利要求2所述的指令执行流信息处理系统，其特征在于，所述导出子装置是基于多核处理器的EJTAG TAP总控制器的导出子装置，所述导出子装置将指令执行流改变信息先输出到EJTAG TAP总控制器，再通过EJTAG TAP总控制器输出到外部主机。

4.一种指令执行流信息处理装置，其特征在于，包括获取信息子装置，分析处理信息子装置，其中：

所述获取信息子装置，用于监控所述微处理器，获取所述微处理器的多发射乱序执行指令执行流改变信息；

所述分析处理信息子装置，用于对获取到的指令执行流改变信息进行判断识别，并与已经存储的指令执行流改变信息进行合并处理。

5.根据权利要求4所述的指令执行流信息处理装置，其特征在于，所述分析处理信息子装置，包括判断处理模块、合并处理模块、存储信息模块，其中：

所述判断处理模块，用于判断多发射乱序执行的微处理器在当前时刻的指令执行过程中是否有例外发生；如果有，则控制将该例外信息直接存入所述存储信息模块作为最后一项指令执行流改变信息；否则，判断当前时刻是否有分支指令提交，如果有，则进行当前分支指令信息合并操作后，提交给合并处理模块处理；如果没有，则不对存储信息模块进行操作，返回处理下一时刻提交的多发射乱序执行指令，直至微处理器执行指令结束；

所述合并处理模块，用于将判断处理模块提交的当前时刻的分支指令信息与存储信息模块记录存储的最后一条指令执行流改变信息进行合并处理，并控制该合并处理后的结果更新所述存储信息模块的最后一项指令执行流改变信息或者存储到所述存储信息模块，作为新的最后一项指令执行流改变信息；

所述存储信息模块，用于将处理后的指令执行流改变信息进行更新次数或者加入新项存储操作。

6.根据权利要求5所述的指令执行流信息处理装置，其特征在于：

所述指令执行流改变信息包括分支指令目的地址，以及发生例外的指令、例外的代码；

所述存储信息模块为一FIFO存储器件；其中存储的指令执行流改变信息包括例外信息和分支指令信息，所述例外信息包括例外发生地址和例外代码；所述分支指令信息包括分支指令目的地址和分支次数。

7.根据权利要求6所述的指令执行流信息处理装置，其特征在于，所述存储信息模块，还用于在更新操作时，首先判断更新后的分支次数是否溢出，如果否，则进行更新操作；如果是，则不再进行更新操作，而是直接将分支指令信息存储到存储信息模块作为新的最后一项指令执行流改变信息，其中分支指令目的地址信息为该分支指令信息中的分支指令目的地址，分支次数信息为该分支指令信息中的分支次数。

8.根据权利要求5所述的指令执行流信息处理装置，其特征在于，所述存储信息模块还包括一更新标记位，用于表示已经不会被更新的记录分支次数部分是否为1，也即没有被更新过。

9.根据权利要求5至8任一项所述的指令执行流信息处理装置，其特征在于，还包括导出子装置，用于控制从分析处理信息子装置中读取指令执行流改变信息，导出到所述外部主机。