[发明专利]一种用于星载高速调制器编码FPGA中的DCM自动复位方法

说明书

技术领域

本发明涉及一种用于星载高速调制器编码FPGA中的DCM自动复位设计技术。 

背景技术

目前，星载高速调制器中的信道编码功能大多使用Xilinx公司FPGA来实现，其中时钟频率合成功能由FPGA中数字时钟管理模块(DCM)完成。 

考虑到卫星产品对可靠性的苛刻要求，在应用前需要确定DCM模块工作的稳定性。通过查阅Xilinx公司VertexII系列器件用户手册《Virtex-II Platform FPGA User Guide》(UG002)，当FPGA器件发生重配置、输入时钟抖动较大、或改变输入时钟频率等情况发生时，可能导致DCM失锁。而星载高速调制器在实际应用中，有工作速率切换的模式，即输入时钟频率发生变化，且变化值较大。 

根据手册要求，此时需要对DCM模块进行手动恢复。器件重新加电可以达到这一效果，但影响范围太大，手册中强烈推荐使用DCM复位信号“RST”对DCM进行复位来确保达到可靠的锁定状态。 

因此在星载高速调制器编码FPGA中，“RST”复位信号的应用对DCM模块是必要的。 

目前的设计方法有两种： 

第一种通过总体设计保证调制器开机时输入时钟已稳定，设计保证在输入时钟频率切换后，发送复位信号确保锁定状态。这种思路属于被动模式，需要星载调制器的前级数据处理器、配电控制器共同配合来完成，以往的型号研制采用了这一方案。该方案的缺点是实现复杂，同时复位指令时按照事先约束好的时序发送，发送完毕是否有效复位无法判断，如出现异常则可能影响任务执 行。 

第二种方法原理如下，如果DCM工作异常，则输出时钟异常，调制器输出调制谱将不能被地面正确解调，当判断地面调制器的锁定异常时，上注复位指令给星上，对调制器进行复位。这种思路属于主动模式，可以在DCM输出错误时做出识别，并主动复位，直到达到正常的状态。该方案的缺点是需要地面和星上共同配合，操作过程延迟大，同时由于需要上下行共同配合，提高了星务软件的复杂度。 

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种用于星载高速调制器编码FPGA中的DCM自动复位方法，该方法实时性、可实现性及可靠性强。 

本发明的技术解决方案是：一种用于星载高速调制器编码FPGA中的DCM自动复位方法，步骤如下： 

(1)使用DCM模块的输入时钟clkin产生主计数器count，计数范围从0到T，count受到clkin的触发进行循环； 

(2)在主计数器count＝0的时刻，使用DCM模块的输入时钟clkin产生时钟判读计数器count_test，并在count＝0的时候对count_test进行清0，同时将复位信号rst置为0； 

(3)主计数器count从1开始计数至count＝t1，利用输入时钟clkin信号对倍频输出时钟信号clkout的频率进行判读；具体如下： 

(3.1)将clkout进行N分频后进行M倍频，得到用于检测频率的分频时钟count_clk；M≤32； 

(3.2)输入时钟clkin对分频时钟count_clk进行判断，当分频时钟count_clk上升沿时，时钟判读计数器count_test加1，复位信号rst＝0； 

设n＝t1/(N/M)，n要求为两位数； 

(4)在count＝t1+1时刻，当count_test＞MAX，或者count_test＜MIN， 或者DCM锁定标志为低时，则表明DCM模块失锁，置复位信号rst＝1，反之rst＝0；MAX＝n+2，MIN＝n-2； 

(5)count＝t1+2至t2时刻，复位信号rst保持步骤(3)的设置；t2-t1＞4； 

(6)count＝t2+1至T时刻，复位信号rst＝0，下一循环从步骤(2)开始。 

所述的clkin判断count_clk上升沿出现的方法如下：用clkin对count_clk进行2次延迟采样，当两次采样得到的值分别为1和0时，即为count_clk上升沿出现的时刻。 

本发明与现有技术相比有益效果为：