[发明专利]晶体管制造方法有效
| 申请号： | 201210265042.9 | 申请日： | 2012-07-27 |
| 公开（公告）号： | CN103578996A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 晶体管 制造 方法 | ||
1.一种晶体管制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成外延硅层；
刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽；
在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层，或者依次外延填充掺杂的碳硅层和无掺杂的碳硅层，形成应变沟道区；
在所述应变沟道区上方形成栅极堆叠结构。
2.如权利要求1所述的晶体管制造方法，其特征在于，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
3.如权利要求1或2所述的晶体管制造方法，其特征在于，所述半导体衬底的晶向为<100>或<110>。
4.如权利要求1所述的晶体管制造方法，其特征在于，所述外延硅层厚度为50nm~2μm。
5.如权利要求1或4所述的晶体管制造方法，其特征在于，所述外延硅层为本征硅层、碳掺杂硅层或锗掺杂硅层。
6.如权利要求5所述的晶体管制造方法，其特征在于，所述碳掺杂硅层中的碳浓度百分比为3%~10%，所述锗掺杂硅层中的锗浓度百分比为3%~10%。
7.如权利要求5所述的晶体管制造方法，其特征在于，所述外延硅层为碳掺杂硅层时，在所述沟道槽中依次外延填充掺杂的锗硅层和无掺杂的锗硅层；所述外延硅层为锗掺杂硅层时，在所述沟道槽中依次外延填充掺杂的碳硅层和无掺杂的碳硅层。
8.如权利要求1所述的晶体管制造方法，其特征在于，所述掺杂的锗硅层或掺杂的碳硅层中的掺杂离子包括硼离子、砷离子、磷离子、氟化硼离子中的至少一种。
9.如权利要求1所述的晶体管制造方法，其特征在于，所述掺杂的碳硅层或无掺杂的碳硅层的厚度为50nm~100nm，碳的浓度百分比为20%~50%。
10.如权利要求1所述的晶体管制造方法，其特征在于，所述掺杂的锗硅层或无掺杂的锗硅层的厚度为50nm~100nm，锗的浓度百分比为20%~50%。
11.如权利要求1所述的晶体管制造方法，其特征在于，所述应变沟道区还包括位于所述沟道槽中的无掺杂的锗硅层或去掺杂的碳硅层上方的本征硅层，通过在所述沟道槽中外延填充无掺杂的锗硅层或无掺杂的碳硅层之后，继续外延填充本征硅而形成。
12.如权利要求1所述的晶体管制造方法，其特征在于，所述晶体管为FinFET。
13.如权利要求12所述的晶体管制造方法，其特征在于，刻蚀所述外延硅层至所述半导体衬底表面，形成沟道槽的步骤包括：
刻蚀所述外延硅层至所述半导体衬底表面，形成直立于所述半导体衬底上的多个鳍片基体；
在所述相邻鳍片基体之间的沟槽中填充绝缘介质；
刻蚀去除所述鳍片基体中的用作沟道的区域，形成沟道槽。
14.如权利要求13所述的晶体管制造方法，其特征在于，所述栅极堆叠结构还包括围绕在所述应变沟道区两侧的部分。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210265042.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
