[发明专利]一种在闪存芯片制造过程中应用多晶硅源极接触窗的方法

说明书

技术领域

本发明涉及闪存（Flash）芯片制造领域，具体地，涉及一种在Flash芯片制造过程中应用多晶硅（POLY）源极接触窗（Source Line Contact）的方法。

背景技术

如图1所示，在Flash芯片制作过程中经常会用到源极接触窗架构。但是用这种架构有两个比较大的缺点：1）如图2所示，由于Flash芯片在擦除时，在多晶硅源极接触窗和控制栅（Control Gate）之间存在很大电压。因此，该触点与控制门之间的间隙不能太小而影响到单元收缩。2）如果用源极接触窗架构，需要在闪存阵列中使用3层金属，即，第一层金属M1用于连接源线，第二层金属M2用于连接位线（Bit Line,BL），第三层金属M3用于连接控制栅/源、栅极(CG/SG）。

发明内容

针对上述不足，本发明提出一种在Flash芯片制造过程中应用多晶硅源极接触窗的方法。该方法包括：

步骤1：对Flash芯片进行层间介质（Interlayer dielectrics，ILD）沉积；

步骤2：用一块光罩打开源极的区域，而后沉积一层多晶硅；

步骤3：把多晶硅蚀刻到浮动阈值以下，然后进行植入掺杂；

步骤4：把源极打开的区域用磷硅玻璃（PSG）填起来，然后进行化学机械抛光（CMP）；

步骤5：做触点蚀刻，利用氧化物/多晶硅蚀刻的高选择比，使接触窗停在源极的多晶硅上。

进一步地，步骤3中所述蚀刻为干法蚀刻。

进一步地，步骤3中蚀刻厚度为层间介质高度减去浮动栅高度。

本发明提出的方法和传统方法相比，多了步骤2、3和4。本发明的有益效果在于，缩小源极和控制栅之间的距离，有效减小Flash芯片面积。

附图说明

图1为常规Flash芯片的布局示意图；

图2为常规Flash芯片截面图；

图3为根据本发明的Flash芯片的布局示意图；

图4为根据本发明的Flash芯片应用多晶硅源极接触窗的方法各步骤示意图。

附图标记说明：

1······源、栅极

2······控制栅

3······源极

4······无掺杂硅玻璃（USG）

5······P型掺杂硅玻璃（PSG）

6······离子注入（IMP）

7······聚-多晶硅（U-POLY）

P······多晶硅

X间距：

X1······P0宽度

X2······P0间隙

X3······活动（ACT）宽度（控制栅）

X4······活动宽度（源、栅极）

X5······活动间隙（控制栅）

X6······活动间隙（源、栅极）

X7······位线接触窗

X8······P0至活动间隙（控制栅）

Y间距：

Y1······位线接触窗

Y2······接触窗至源、栅极间隙

Y3······源、栅极通道长度

Y4······源、栅极至控制栅间隙

Y5······控制栅通道长度

Y6······控制栅至源、栅极接触窗

Y7······源极接触窗

Y8······P0扩展控制栅

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的实施例仅用于解释本发明，而不是用于限制本发明。

如图3所示，虚线框所示为一比特单元。根据本发明所述的方法，沉积一层多晶硅，该层多晶硅用P表示。

如图4所示，本发明提出的在Flash芯片制造过程中应用多晶硅源极接触窗的方法包括：

步骤1：对Flash芯片进行层间介质沉积；

步骤2：用一块光罩打开源极的区域，而后沉积一层多晶硅；

步骤3：把多晶硅蚀刻到浮动阈值以下，然后进行植入掺杂；

步骤4：把源极打开的区域用磷硅玻璃填起来，然后进行化学机械抛光；

步骤5：做触点蚀刻，利用氧化物/多晶硅蚀刻的高选择比，使接触窗停在源极的多晶硅上。

在优选实施例中，步骤3中所述蚀刻为干法蚀刻。

在优选实施例中，步骤3中蚀刻厚度为层间介质高度减去浮动栅高度。