[发明专利]移位寄存器单元及其驱动方法、移位寄存器和显示装置

权利要求书

1.一种移位寄存器单元，包括：

输入端；

第一输出控制模块，其输出控制信号输出端与上拉节点连接，用于在求值阶段上拉驱动信号；

第二输出控制模块，其输出控制信号输出端与下拉节点连接，用于在复位阶段下拉所述驱动信号；

所述第一输出控制模块还与所述输入端连接；

其特征在于，所述移位寄存器单元还包括：

进位信号输出端；

驱动信号输出端；

分级输出模块，分别与所述上拉节点、所述下拉节点、所述进位信号输出端和所述驱动信号输出端连接，用于通过分级输出进位信号和驱动信号，而使得在所述驱动信号在求值阶段维持高电平而在复位阶段维持低电平；

上拉节点电平维持模块，用于在求值阶段通过所述第一输出控制模块维持所述上拉节点的电平为高电平，以使得所述驱动信号维持高电平。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述分级输出模块包括：

进位输出单元，用于在预充电阶段和复位阶段在第一输出控制模块的控制下使得进位信号输出端输出第一低电平，并在求值阶段在第二输出控制模块的控制下使得进位信号输出端输出高电平；

驱动输出单元，用于在求值阶段在第二输出控制模块的控制下使得驱动信号输出端输出高电平，并在复位阶段在第一输出控制模块的控制下使得驱动信号输出端输出第二低电平。

3.如权利要求2所述的移位寄存器单元，其特征在于，

所述进位输出单元包括第一进位输出薄膜晶体管和第二进位输出薄膜晶体管；

所述第一进位输出薄膜晶体管，栅极与所述第一输出控制模块的输出控制信号输出端连接，源极与所述进位信号输出端连接，漏极与第一时钟信号输入端连接；

所述第二进位输出薄膜晶体管，栅极与所述第二输出控制模块的输出控制信号输出端连接，源极与第一低电平输出端连接，漏极与所述进位信号输出端连接。

4.如权利要求3所述的移位寄存器单元，其特征在于，

所述驱动输出单元包括第一驱动薄膜晶体管、第二驱动薄膜晶体管和自举电容；

所述第一驱动薄膜晶体管，栅极与所述第一输出控制模块的输出控制信号输出端连接，源极与所述驱动信号输出端连接，漏极与所述第一时钟信号输入端连接；

所述第二驱动薄膜晶体管，栅极与所述第二输出控制模块的输出控制信号输出端连接，源极与第二低电平输出端连接，漏极与所述驱动信号输出端连接；

所述第一驱动薄膜晶体管的栅极和源极之间并联有所述自举电容。

5.如权利要求4所述的移位寄存器单元，其特征在于，所述第一进位输出薄膜晶体管、所述第二进位输出薄膜晶体管、所述第一驱动薄膜晶体管和所述第二驱动薄膜晶体管为耗尽型薄膜晶体管。

6.如权利要求5所述的移位寄存器单元，其特征在于，

所述第一进位输出薄膜晶体管的阈值电压、所述第二进位输出薄膜晶体管的阈值电压、所述第一驱动薄膜晶体管的阈值电压和所述第二驱动薄膜晶体管的阈值电压相同，都为耗尽阈值电压；

所述第一低电平小于所述第二低电平，并且所述第一低电平与所述第二低电平的差值的绝对值大于所述耗尽阈值电压的绝对值。

7.如权利要3至6中任一权利要求所述的移位寄存器单元，其特征在于，所述第一输出控制模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管和第四薄膜晶体管，其中，

所述第一薄膜晶体管，栅极和源极与所述输入端连接，漏极与所述第二薄膜晶体管的源极连接；

所述第二薄膜晶体管，栅极与所述输入端连接，漏极与所述第四薄膜晶体管的漏极连接；

所述第三薄膜晶体管，栅极与复位信号输出端连接，源极与所述第一低电平输出端连接，漏极与所述第四薄膜晶体管的源极连接；

所述第四薄膜晶体管，栅极与所述复位信号输出端连接；

所述第一薄膜晶体管的漏极还与所述第一反馈控制薄膜晶体管的源极连接;

所述第二薄膜晶体管的漏极与所述第一输出控制模块的输出控制信号输出端连接。