[发明专利]面向多核多线程微处理器的虚拟活跃页缓冲方法及装置

说明书

技术领域

本发明涉及多核多线程微处理器体系结构设计中的片外存储带宽优化技术领域，具体涉及一种针对处理器线程数目较多的情况下的面向多核多线程微处理器的虚拟活跃页缓冲方法及装置。

背景技术

主流的片外存储器使用DDR2和DDR3存储器（后文统称DDR），都是基于SDRAM搭建。DDR SDRAM是一个由片排（rank）、体（bank）、行（row）和列（column）索引的四维的存储结构。存储器控制器一般以先进先出的顺序向SDRAM 传递访存指令，这种按程序顺序调度的方法实现简单，但由于存储体竞争，对同一存储体的连续访问必须等待前一个访问完成才能进行，存储器带宽利用率较低。

SDRAM 芯片中活跃页实际上和敏感放大器息息相关，SDRAM 中活跃页将被“读”到敏感放大器上，后续的访问就可以直接访问，速度很快。影响活跃页数量的最主要因素有敏感放大器的数量和功耗，但是敏感放大器的面积较大，数量不可能无限增大，另外，每个敏感放大器的功耗不小，也限制了敏感放大器的总数量。在现阶段，物理活跃页的数目受到物理制造工艺的限制非常有限，DDR2/DDR3 JDEC标准中定义了每个DDR 存储器件活跃页最多是8个，这是限制访存性能提高的主要瓶颈。

目前片外存储带宽优化主要有两个方向：（1）提高活跃页的服务请求数量，通过各种软硬件方法对访存流进行重新排序，提高存储器带宽利用率。在不破坏DDR 协议的基础上，为了确保活跃页（Open Page）服务时间长，需要存储器控制器对时间窗口中的所有请求进行调度。在保证公平性和服务质量的前提下，映射到同一页面的多个请求连续化，减少页面关闭和激活的次数，增加页面活跃的时间。（2）使连续地址均匀映射到SDRAM的多个体，实现不同体间负载基本平衡。由于访存地址存在热点（Hot-spot），即部分访存地址可能多次被访问，因此地址平衡不等于访问平衡。

突破传统的片外存储带宽优化方法在多核多线程处理器中的瓶颈，解决多核多线程处理器中由于线程间地址流的相关性小而导致的SDRAM中的活跃页被频繁开启和关闭、造成实际有效带宽优化空间受限的问题。对于多核多线程处理器，地址流间的相关性小，当线程数较多时，多基址流并发访问外部存储器，导致外部存储器的物理活跃页频繁的开启和关闭，两个连续的读请求在访问不同页面时的请求间隔时间是访问相同页面时的请求间隔时间的10倍，因此连续访问之间的页面切换严重影响访存带宽，因此存在访存性能低、活跃页关闭后再激活的代价较高的缺点。

发明内容

本发明要解决的技术问题是提供一种能够增加存储器整体的活跃页数量、减少活跃页关闭后再激活的代价、提高访存带宽、访存性能高、可扩展性强的面向多核多线程微处理器的虚拟活跃页缓冲方法及装置。

为了解决上述技术问题，本发明采用的技术方案为：

一种面向多核多线程微处理器的虚拟活跃页缓冲方法，其实施步骤如下：

1）在处理器的片上访存部件和存储器控制器之间构建虚拟活跃页缓冲器，获取来自处理器的片上访存部件的访存请求并判断访存请求的类型，如果访存请求为读请求，则跳转执行步骤2）；如果访存请求为预取读请求，则跳转执行步骤4）；如果访存请求为写请求，则跳转执行步骤7）；

2）根据访存请求的请求地址和历史访存请求的请求地址比较判断访存请求的访存模式是否符合预设的规则访问特性，当访存模式符合预设的规则访问特性时判定为页预测命中，否则判定为页预测未命中；

3）判断访存请求的所需页是否在虚拟活跃页缓冲器中，如果访存请求对应的页在虚拟活跃页缓冲器中则从虚拟活跃页缓冲器获取数据并跳转执行步骤6）；否则，当页预测命中时跳转执行步骤4），当页预测未命中时跳转执行步骤5）；

4）将访存请求转换为块读请求并访问存储器控制器获取请求的页数据，将返回的页数据作为虚拟活跃页填充虚拟活跃页缓冲器，然后跳转执行步骤6）；

5）发送访存请求到存储器控制器并访问存储器控制器获取请求数据；

6）将读请求数据返回给处理器的片上访存部件完成读请求，预取读请求返回的数据不需要返回给处理器的片上访存部件；

7）首先判断是否命中虚拟活跃页缓冲器中的虚拟活跃页，如果命中虚拟活跃页缓冲器中的虚拟活跃页则作废虚拟活跃页缓冲器中的所述虚拟活跃页；然后发送写请求到存储器控制器，进行访问存储器控制器完成写请求。

作为本发明面向多核多线程微处理器的虚拟活跃页缓冲方法的进一步改进：