[发明专利]用于双重图案化设计的掩模处理

说明书

技术领域

一般来说，本发明涉及半导体制造方法，具体而言，涉及图案化中的掩模处理。

背景技术

双重图案化是开发用于光刻以提高部件密度的技术。通常，为了在晶圆上形成集成电路的部件，采用光刻技术，其涉及涂覆光刻胶并且在光刻胶上限定图案。首先在光刻掩模中限定经图案化的光刻胶中的图案，并且在光刻掩模中通过透明部分或者通过不透明部分来限定。然后将经图案化的光刻胶中的图案转印到下面的部件。

随着集成电路不断按比例缩小，光学邻近效应造成越来越严重的问题。当两个分开的部件相互之间太接近时，光学接近效应可能导致部件相互之间短路。为了解决这种问题，引入了双重图案化技术。将位置接近的部件分成两个掩模，这两个掩模用于使相同的光刻胶曝光。在每一个掩模中，部件之间的距离相对于其他单掩模中的部件之间的距离增大了，并因此降低或基本上消除光学邻近效应。

发明内容

一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：在第一掩模层中形成第一图案；对所述第一掩模层实施平滑工艺，所述平滑工艺圆化所述第一掩模层的边角；以及采用所述第一掩模层作为掩模图案化下层。

在所述的方法中，形成所述第一掩模层包括：在第二掩模中形成第二图案；将所述第二图案转印到所述第一掩模层；在第三掩模中形成第三图案；以及将所述第三图案转印到所述第一掩模层，所述第一图案是所述第二图案与所述第三图案的组合。

在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻。

在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻，其中，所述各向同性干法等离子体蚀刻采用一种或多种惰性气体。

在所述的方法中，所述平滑工艺包括各向同性干法等离子体蚀刻，其中，所述各向同性干法等离子体蚀刻包括O₂等离子体蚀刻、N₂等离子体蚀刻、CO等离子体蚀刻、CO₂等离子体蚀刻、N₂/H₂等离子体蚀刻或氩气等离子体蚀刻。

在所述的方法中，所述平滑工艺包括各向同性湿蚀刻。

在所述的方法中，所述平滑工艺包括沉积共形膜以及对所述共形膜实施各向异性蚀刻工艺。

另一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：在掩模层中形成第一图案；在所述掩模层中形成第二图案，所述第一图案和所述第二图案的组合图案包括部分所述第一图案和部分所述第二图案之间的一个或多个边角；圆化所述一个或多个边角，从而产生圆化图案；以及将所述圆化图案转印到下层。

在所述的方法中，所述圆化包括各向同性干法等离子体蚀刻。

在所述的方法中，所述各向同性干法等离子体蚀刻采用一种或多种惰性气体。

在所述的方法中，所述圆化包括实施O₂等离子体工艺、N₂等离子体工艺、CO等离子体蚀刻、CO₂等离子体蚀刻、N₂/H₂等离子体蚀刻或氩气等离子体工艺。

在所述的方法中，所述圆化包括各向同性湿蚀刻。

在所述的方法中，所述圆化包括各向同性湿蚀刻，其中，所述各向同性湿蚀刻包括稀氢氟酸。

在所述的方法中，所述圆化包括在所述组合图案上方沉积共形膜以及在所述沉积之后以各向异性方式蚀刻所述共形膜。

又一方面，本发明提供了一种形成半导体器件的方法，所述方法包括：提供具有上覆的第一掩模层的衬底；采用多次曝光在所述第一掩模层中形成图案，所述图案具有一个或多个尖边角；处理所述图案以圆化所述一个或多个尖边角，从而形成圆化图案；以及采用所述圆化图案作为掩模蚀刻所述衬底，所述圆化图案包括所述第一掩模层的剩余部分。

在所述的方法中，所述处理包括采用O₂等离子体、N₂等离子体、CO等离子体蚀刻、CO₂等离子体蚀刻、N₂/H₂等离子体蚀刻或氩气等离子体的各向同性干法等离子体蚀刻。

在所述的方法中，所述处理包括湿蚀刻。

在所述的方法中，所述处理包括在所述图案旁边形成间隔件。

在所述的方法中，所述衬底包括第二掩模层和下面的材料层，所述蚀刻图案化所述第二掩模层，并且还包括采用所述第二掩模层的剩余部分作为掩模蚀刻所述下面的材料层。