[发明专利]一种异步信号跨时钟域处理方法及装置

说明书

技术领域

本发明涉及通信领域，具体涉及一种异步信号跨时钟域处理方法及装置。

背景技术

随着集成电路工艺技术的发展，使得专用集成电路(ASIC,Application Specific Integrated Circuit)和现场可编程门阵列(FPGA,Field Programmable Gate Array)的逻辑集成度越来越高，逻辑设计规模越来越大，经常需要在不同时钟域之间进行信号的交互，而这些跨时钟域交互的信号在交互过程中，由于亚稳态的存在，导致信号交互出现错误，因此跨时钟域交互的信号是否能够正确交互，是ASIC和FPGA设计是否可靠稳定的关键因素之一。

目前的跨时钟域交互的信号处理方法，如图1所示，左右线框内的模块分别工作在各自的时钟域，共有两个时钟域：写时钟域和读时钟域。跨时钟域交互的信号写入到数据存储单元，再从数据存储单元中读出，通过数据存储单元完成跨时钟域的信号交互。数据存储单元写地址为写时钟域下产生，读地址为读时钟域下产生。写地址通过格雷码转换，再经过同步化处理后传到读时钟域下，同读地址进行比较产生空指示，指示数据存储单元是否有信号可以从数据存储单元中读出。读地址通过格雷码转换，再经过同步化处理后传到写时钟域下，同写地址进行比较产生满指示，指示是否可以把信号写入数据存储单元。满指示和空指示如果出现指示不正确的情况，就会导致跨时钟域交互的信号出现错误。满指示需要跨时钟域交互的读地址，空指示需要跨时钟域交互的写地址，虽然跨时钟域交互的信号通过数据存储单元能够正确的交互，但是产生了新的跨时钟域交互的读写地址信号。新的跨时钟域交互的读写地址通过格雷码转换从一个时钟域同步到另个时钟域，使得读写地址的多比特交互信号最多同时只有一个比特发生变化，这样多比特信号进入另一个时钟域采样，即使发生变化的这个比特采样为亚稳态，组成读写地址的多比特信号或者是最新值，或者是上一次值，这样产生的满指示和空指示只会正确或者提前指示，不会导致通过数据存储单元进行跨时钟域交互的信号出现错误。但如果跨时钟域交互读写地址的多比特交互信号走线延时不一样，就会导致读写地址的多比特交互信号同时有多个比特发生变化，发生变化的多个比特采样为亚稳态，组成读写地址的多比特信号就会错误，这样产生的满指示和空指示出现错误，导致通过数据存储单元进行跨时钟域交互的信号出现错误。

综上所述，目前跨时钟域交互的信号处理方法，由于跨时钟域交互的多比特信号走线延时的不一样，即使使用格雷码变换也会出现跨时钟域交互的多比特信号同时有多个比特发生变化，发生变化的多个比特进入另个时钟域采样为亚稳态，导致跨时钟域交互的信号出现错误。

发明内容

本发明要解决的技术问题是提供一种异步信号跨时钟域处理方法及装置，能够避免跨时钟域交互的信号出现交互错误。

为解决上述技术问题，本发明提供了一种异步信号跨时钟域处理方法，其中输出方法包括：

输入时钟域的输入指针缓存单元缓存一输入指针，所述输入指针用于指示信号在信号缓存单元中的位置；

输入时钟域与输出时钟域进行握手；

握手成功后，输出时钟域从输入指针缓存单元采样缓存的输入指针；

输出时钟域将采样到的输入指针与最后一次输出的输出指针进行比较，判断信号缓存单元中如果有未读取的信号，则产生输出指示。

进一步地，所述输入时钟域与输出时钟域进行握手，包括：所述输入时钟域与输出时钟域之间的握手信号为单比特信号。

进一步地，所述判断信号缓存单元中如果有未读取的信号，则产生输出指示，包括：所述输出时钟域判断所述采样到的输入指针与最后一次输出的输出指针的差值大于预设输出门限，则产生输出指示，指示输出时钟域能从信号缓存单元输出信号缓存单元中从所述输出指针至所述输入指针间的信号。

进一步地，所述预设输出门限大于等于0且小于信号缓存单元的最大缓存容量。

为解决上述技术问题，本发明还提供了一种异步信号跨时钟域输出装置，包括：输入时钟域的输入指针缓存单元和输入握手单元，以及输出时钟域的输入指针采样单元、输入握手确认单元和输出比较单元，其中：

所述输入指针缓存单元，用于缓存一输入指针，所述输入指针用于指示信号在信号缓存单元中的位置；

所述输入指针采样单元，用于在握手成功后，从输入指针缓存单元采样缓存的输入指针；

所述输入握手单元，用于与输入握手确认单元进行握手；

所述输入握手确认单元，用于与输入握手单元进行握手；