[发明专利]具有三维阵列结构的存储装置

说明书

技术领域

本发明的技术是关于存储装置，特别是关于具有三维阵列结构的存储装置。

背景技术

存储装置中可以包含具有两个终端的存储元件，例如电阻式随机存取存储器(RRAM)。数据可以通过改变电阻式随机存取存储器(RRAM)中存储元件的电阻值电平而写入其中。此存储元件可以与例如是双极结晶体管的晶体管连接，以允许改变此存储元件的电阻值电平。

为了提供高密度的电阻式随机存取存储器(RRAM)，存储元件和晶体管可以利用叠层阵列结构方式排列。传统的三维阵列结构可以在有限的硅晶圆面积中提供一种较为紧密的存储元件和晶体管的三维阵列。如此传统的三维阵列结构是利用一层接着一层的方式制造，其通常称为叠层工艺。此叠层工艺是十分昂贵且消耗时间的，特别是在工艺尺寸进一步微缩而需要先进光刻工艺的情况下变的更加惊人。因此，需要一种能够为高密度存储装置提供较为节省成本的三维阵列结构。

发明内容

此处所描述的第一实施例是关于一种存储装置，其包含一存储层具有第一及第二表面部分，且与一共同电极连接；以及第一及第二晶体管阵列。此第一及第二晶体管阵列包含晶体管分别与该存储层的该第一及第二表面部分连接，其中该第一晶体管阵列中的每一个晶体管可以操作用来将该存储层的该第一表面部分的一个别记忆储存区域寻址，且该第二晶体管阵列中的每一个晶体管可以操作用来将该存储层的该第二表面部分的一个别记忆储存区域寻址。其中该第一晶体管阵列包含共同柱状结构(例如是集极/射极，即集极或射极，当柱状结构为集极时连接结构为射极，当柱状结构为射极时连接结构为集极)横向的放置通过多个共同基极，且安置于该第一晶体管阵列每一行中的晶体管分享一共同柱状结构，及安置于该第一晶体管阵列每一列中的晶体管分享一共同基极结构。此外该第一晶体管阵列中的每一个晶体管包含一连接结构(例如是射极/集极，即射极或集极，当连接结构为射极时柱状结构为集极，当连接结构为集极时柱状结构为射极)与一各自的共同柱状结构通过一共同基极分隔。该第二晶体管阵列包含共同柱状结构横向的放置通过多个共同基极使得安置于该第二晶体管阵列每一行中的晶体管分享一共同柱状结构，及安置于该第二晶体管阵列每一列中的晶体管分享一共同基极结构。此外，该第二晶体管阵列中的每一个晶体管包含一连接结构与一各自的共同柱状结构通过一共同基极分隔，且与该存储层的该第二表面部分连接。

此处所描述的第二实施例是关于一种具有三维阵列结构的存储装置。该存储装置包含多个电极；存储层具有相对的第一及第二表面部分，且与该多个电极的一电极连接，其中该存储层沿着一第一方向(例如是Y轴方向)上彼此分隔；晶体管阵列结构于该存储层之间。其中每一个晶体管阵列结构包含：多个共同柱状结构(例如是集极/射极)在一第二方向(例如是Z轴方向)上延伸；多个共同基极结构在一第三方向(例如是X轴方向)上延伸，其中该多个共同柱状结构通过多个共同基极而横向的放置。每一个晶体管阵列结构更包含第一多个连接结构结构(例如是射极/集极)中的每一个在该第一方向上延伸，且与该多个共同柱状结构通过该多个共同基极结构之一分隔，且第一多个连接结构与一第一存储层的该第一表面部分连接；及第二多个连接结构中的每一个在该第一方向上延伸，且与该多个共同柱状结构通过该多个共同基极结构之一分隔，且第二多个连接结构与一第二存储层的该第二表面部分连接。该第一存储层的该第一表面部分与该第二存储层的该第二表面部分面对面。

此处所描述的第三实施例是关于一种形成三维阵列结构的方法。此处所揭露的方法包含形成一第一中间结构包含半导体层与介电层交错排列；注入第一型态杂质于每一层该半导体层的第一多个区域中；注入第二型态杂质于每一层该半导体层的第二多个区域中；除去该第一中间结构的一部分以形成一中间阵列包含多个多个连接结构(例如是射极/集极)在沿着一第一方向上由沿着一第二方向上延伸的该多个共同基极分隔，其中该多个连接结构具有该第一型态的杂质且该多个基极结构具有该第二型态的杂质；蚀刻通过该多个基极结构及该交错的介电层使得在该多个基极结构中定义出第一多个孔洞，该第一多个孔洞与该多个连接结构靠近且沿着一第三方向上延伸；使用一半导体材料填充该第一多个孔洞以形成多个具有该第一型态杂质的多个共同柱状结构(例如是集极/射极)；蚀刻通过该第一中间结构中的该多个连接结构中的每一个及其间的该交错介电层以形成彼此分隔的多个晶体管结构；以及沉积存储层及导电层与该存储层连接，其中该存储层放置于该晶体管结构之间且与相邻晶体管结构的连接结构连接。