[发明专利]实时时钟模块测试装置

说明书

技术领域

本发明涉及芯片测试技术，尤其涉及一种实时时钟模块测试装置。

背景技术

实时时钟（Real-Time Clock，以下简称：RTC）模块作为外设集成在芯片产品内，其功能主要为计时、时钟、日历、闹钟等。该模块内含年、月、星期、日、时、分、秒等多个计数器，各自对应一个寄存器。这些计数器以外部提供的一个精准时钟源作为基准进行计数。其中秒计数器每秒钟自动加1，当其计到60时进行进位，即秒计数器归零同时分计数器加1。其余计数器对应的寄存器均会以相同原理进行进位、计数，以此实现该模块的各种功能。对RTC模块的功能测试主要是测试该RTC模块的计数和进位功能是否正常。

图1为现有RTC模块测试装置的结构示意图，如图1所示，该测试装置是将时钟源的脉冲输入到RTC模块，先由RTC模块中的秒计数器对时钟脉冲进行计数，当其计到60时进行进位，即秒计数器归零同时RTC模块中的分计数器加1并开始计数；当分钟计数器计到61时进行进位，即分钟计数器归零同时RTC模块中的小时计数器加1并开始计数，以此类推，随后完成小时、日、星期或月、年各计数器的逐级计数及进位，其中星期和月都是根据日计数器的进位而加1的。若按照各对应计数器完成逐级进位及计数，则完成到年计数器的测试，测试人员至少得等上一年时间。尽管现有技术可提供一个频率较高的时钟源，使RTC模块的各计数器尽可能快地从0开始一直计数到年计数器溢出一次结束。但是，无论时钟源的频率怎么改变，分钟计数器永远比秒计数器慢，而小时计数器永远要比分钟计数器要慢，以此类推。当使用外部时钟源频率为1秒计一个时钟脉冲的情况下，RTC模块从第1秒起到第100年的计数，整个过程仍需要三十几亿个时钟才能测试完成；即使使用频率为50MHz的时钟源进行测试，整个过程还是会超过1分钟，测试时间仍然过长。

发明内容

针对现有技术的上述缺陷，本发明提供一种实时时钟模块测试装置，用以提高测试效率。

本发明提供一种实时时钟模块测试装置，包括：测试时钟源和实时时钟模块，所述实时时钟模块包括进位输出端依次连接的秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器，秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接。

优选的，所述秒计数器、分钟计数器、小时计数器、日计数器、月计数器和年计数器的时钟输入端均与所述测试时钟源连接。

进一步的，所述实时时钟模块还包括星期计数器，所述星期计数器的时钟输入端与所述测试时钟源连接；所述星期计数器与所述日计数器的进位输出端连接。

所述实时时钟模块测试装置的各计数器为可编程计数器。

所述各计数器的起始计数值为任意设定值。

可选的，所述测试时钟源为系统时钟源。

所述测试时钟源为32768Hz晶体晶振产生的时钟源。

可选的，所述测试时钟源为测试机台或信号发生器产生的时钟源。

所述测试时钟源的振荡频率为兆赫兹数量级。

本发明提供的实时时钟模块测试装置，通过将秒计数器的时钟输入端以及其余各计数器中至少一个计数器的时钟输入端均与所述测试时钟源连接进行测试，使并行的至少两个计数器可同步开始进行计数，即每输入一个时钟脉冲，所述并行的至少两个计数器都同时加1，等计到各计数器的预设值，继续给其上一级计数器进位并计数。通过给包括秒计数器在内的至少两个计数器并行输入测试时钟源，使其同步开始测试并逐级进位进行计数测试，可以把每一个计数器的每一位都测试到，同时测试时间有了大幅的减少，可提高测试效率，并通过减少测试时间来降低测试成本。

附图说明

图1为现有RTC模块测试装置的结构示意图；

图2为本发明RTC模块测试装置实施例一的结构示意图；

图3为本发明RTC模块测试装置实施例二的结构示意图；

图4为本发明RTC模块测试装置实施例三的结构示意图；

图5为本发明RTC模块测试装置实施例四的结构示意图；

图6为本发明RTC模块测试装置实施例五的结构示意图；

图7为本发明RTC模块测试装置实施例六的结构示意图。

具体实施方式