[发明专利]由单端口存储器块实现的两端口存储器

说明书

相关申请

本申请要求2010年12月6日申请的，标题为“两端口eDRAM”的美国临时专利申请号61/420,176的优先权。上述申请通过引用结合于此。

发明领域

本发明涉及利用多个单端口存储器组(memory bank)实现的两端口随机存取请储器(RAM)。

相关技术

在网络交换ASIC中，要求高的存储器吞吐量来保持一个可接受的包处理速率。此外，要求大的存储器空间保持大量的包来提供高质量的服务。

为了获得高的存储器吞吐量，典型地使用两端口静态随机存取存储器(SRAM)。如此处定义的，两端口存储器(2-port memory)包括一个读端口和一个写端口，其中从读端口执行读操作，而同时从写端口执行写操作。注意的是，在两端口存储器的读端口只有读操作是被允许的，并且在两端口存储器的写端口只有写操作是被允许的。两端口存储器与双端口存储器(dual-port memory)是不同的，在双端口存储器的两个端口上读和写操作都是被允许的。

两端口SRAM的设计区(layout area)与相同容量的一端口SRAM设计区相比相对较大。更具体的，两端口SRAM的设计区典型的是相同容量的一端口SRAM设计区的两倍。此外，两端口SRAM的设计区可能是相同容量的增强的动态随机存取存储器(DRAM)的设计区的3到4倍。两端口SRAM具有如网络交换ASIC更求的存储大量包的能力，因此将不受欢迎地在这个ASIC上消耗大的设计区。作为结果，ASIC管芯可能需要被制造的更大来容纳两端口SRAM。可选的，不太可能将所需容量的两端口SRAM安装到特定尺寸的ASIC管芯上。

因此，想要有一种改进的两端口存储器，其不表现出两端口SRAM的相对大的设计区需求。

发明内容

因此，本发明使用多个相同的单端口随机存取存储器(RAM)组实现了两端口存储器，其中，这些单端口RAM组中的一个初始化指定为一个空闲存储器组。该两端口存储器包括一个读端口和一个写端口。当写访问(在写端口上)指定多个单端口RAM组中的第一个而同时读访问(在读端口上)指定多个单端口RAM组中的第二个(不同的)时，在写访问和读访问之间不存在冲突。在这种情况下，写访问和读访问同时被执行，其中该写访问对单端口RAM组中的第一个执行，该读访问对单端口RAM组中的第二个执行。

当写访问和同时的读访问指定了相同的单端口RAM组(例如，“第一”单端口RAM组)，对指定的“第一”单端口RAM组执行读访问(即，读访问比写访问有更高的优先级)，在由写访问的写地址确定的条目处对指定的空闲存储器组执行写访问。此外，为了随后的对相同条目的写访问，该“第一”单端口RAM组被重指定(映射)为空闲存储器组。此外，为了随后的对相同条目的读访问，最初被指定的空闲存储器组被重指定(映射)为“第一”单端口RAM组。单端口RAM组的映射通过两个相对小的两端口存储器实现，该两个相对小的两端口存储器与读端口和写端口相联系。

通过这种方式控制读访问和写访问，同时的读访问和写访问无限定地在读和写端口执行。通过本发明的两端口存储器实现充分的区域节约，因为区域优化的单端口RAM存储器被用作主存储器。在特定实施例中，单端口RAM组是DRAM组。

本发明将基于下面的说明和附图被更充分的理解。

附图说明

图1是根据本发明的一个实施例的使用多个单端口RAM组实现的两端口存储器的框图。

图2是根据本发明的一个实施例，描述图1中的两端口存储器中使用的逻辑到物理(L2P)存储器映射SRAM的条目的框图。

图3是根据本发明的一个实施例，描述图1中的两端口存储器的L2P存储器映射SRAM和单端口RAM组紧接着在初始化之后的内容的框图。

图4是描述了图1中的两端口存储器的L2P存储器映射SRAM和单端口RAM组在一时数据值DATA1和DATA2被写入到单端口RAM组后的内容的框图。

图5是描述了图1中的两端口存储器的L2P存储器映射SRAM和单端口RAM组在非冲突读写访问被执行后的内容的框图。

图6A，6B和6C是描述了图1中的两端口存储器的L2P存储器映射SRAM和单端口RAM组在对第一读写访问冲突对进行处理期间的内容的框图。

图7A，7B和7C是描述了图1中的两端口存储器的L2P存储器映射SRAM和单端口RAM组在对第二读写访问冲突对进行处理期间的内容的框图。