[发明专利]一种用于微型计算机与外围设备互联的总线结构

说明书

技术领域

本发明涉及数据传输技术领域，尤其涉及一种用于微型计算机与外围设备互联的总线结构。

背景技术

目前，用于微型计算机与外设连接的总线很多，最常见的微型计算机并行总线包括数据总线、地址总线及控制总线（读、写、使能、片选、方向指示、地址有效等）；串行总线包括I²C、SPI、USB、SATA等。

其中，I²C（Inter－Integrated Circuit，集成电路间两线互联总线）总线是常见用于CPU与外围器件的连接总线，I²C总线通过两根连接线实现数据传输，电路最为简单；同时可以挂接多个外设，外设访问按照地址不同进行区分；但现有技术中的I2C总线只能单线传送数据，传送的数据率较低。

发明内容

本发明的目的是提供一种用于微型计算机与外围设备互联的总线结构，实现了N位数据的并行、双向传输，并将数据线扩展，使数据传输速率可以成倍提高。

本发明的目的是通过以下技术方案实现的，一种用于微型计算机与外围设备互联的总线结构，

所述总线结构由一根时钟线SCL和N根数据线SDA组成，其中数据线的数量根据实际需要选择，且总线结构的总宽度为N+1，N=8或16或32。

所有外围设备与微型计算机CPU通过所述总线结构的N根数据线和一根时钟线相互连接。

所述总线结构的时序划分为：起始状态、数据传送状态、应答状态、停止状态、空闲状态。

所述起始状态是由主机CPU发起的数据传输过程的开始，其中，时钟线SCL的线路状态由高至低变化，所有数据线SDA全部为高状态，且前一个状态位空闲；

所述数据传送状态是数据传输的过程，其中，在时钟线SCL变化的一个周期内，数据发送端将数据线SDA的状态值设为发送数据的值，数据接收端根据时钟线SCL的状态接收数据；

所述应答状态是数据传输的响应过程，其中，在时钟线SCL变化的一个周期内，数据发送端将数据线SDA的状态设为三态高阻状态；并在准确应答后将N根数据线SDA设为低电平；

所述停止状态是数据传输过程的结束，其中，时钟线SCL的线路状态由低至高变化，所有N根数据线SDA全部设为高电平；

所述空闲状态是数据传输全过程完毕后的状态，其中，时钟线SCL设为高电平，N根数据线SDA全部设为高电平，且前一状态为停止状态，并在持续一段时间后，后续状态变为起始状态。

由上述本发明提供的技术方案可以看出，所述总线结构由一根时钟线SCL和N根数据线SDA组成，其中数据线的数量根据实际需要选择，且总线结构的总宽度为N+1；所有外围设备与主机CPU通过所述总线结构的N根数据线相互连接。通过该总线结构就实现了N位数据的并行、双向传输，并将数据线扩展，使数据传输速率可以成倍提高。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的用于微型计算机与外围设备互联的总线结构示意图；

图2为本发明实施例所述外围设备与主机CPU互连的结构示意图；

图3为本发明实施例所述总线结构起始状态的时序示意图；

图4为本发明实施例所述总线结构数据传送状态的时序示意图；

图5为本发明实施例所述总线结构应答状态的时序示意图；

图6为本发明实施例所述总线结构停止状态的时序示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。