[发明专利]三维集成半导体系统和形成该三维集成半导体系统的方法

说明书

技术领域

本公开涉及利用三维（3D）集成技术的接合半导体结构，并且涉及通过这种方法形成的接合半导体结构。更具体地说，本公开涉及包括至少一个光敏器件和绝缘体上半导体（SeOI）基板的至少一部分的三维集成半导体系统，并涉及形成这种三维集成半导体系统的方法。

背景技术

两个或更多个半导体结构的三维（3D）集成可以对微电子应用产生许多益处。例如，微电子组件的3D集成可以获得改进的电性能和功耗，同时缩减器件覆盖区（footprint）的面积。例如，参见P.Garrou等人的“The Handbook of 3D Integration,”Wiley-VCH（2008）。半导体结构的3D集成可以通过将半导体管芯（die）附接至一个或更多个附加半导体管芯（即，管芯至管芯（D2D））、将半导体管芯附接至一个或更多个半导体晶片（即，管芯至晶片（D2W））、以及将半导体晶片附接至一个或更多个附加半导体晶片（即，晶片至晶片（W2W）），或它们的组合而发生。

虽然三维集成技术已经成功地应用于电子集成电路，但本领域仍存在对三维集成光子集成电路系统和形成这种系统的方法的需要。

发明内容

提供本发明内容，以按简化形式来介绍构思的选择。下面，在本公开的实施例实施方式的详细描述中，对这些构思进行更详细描述。本发明内容部分不是旨在标识所要求保护的主旨的关键特征或必要特征，也不是旨在被用于限制所要求保护的主旨的范围。

在一些实施方式中，本公开包括三维集成半导体系统。该系统包括：绝缘体上半导体（SeOI）基板，该SeOI基板包括半导体材料层，和电绝缘材料层，该电绝缘材料层与半导体材料层的主表面相邻地设置。该系统还包括：至少一个光敏器件，该至少一个光敏器件形成在SeOI基板的半导体材料层上；和至少一个光学互连，该至少一个光学互连包括SeOI基板的半导体材料层的一部分。该至少一个光学互连可操作地耦接至该至少一个光敏器件。该系统还包括：至少一个电流/电压转换器，该至少一个电流/电压转换器形成在SeOI基板的半导体材料层上。至少一条电通路在至少一个光敏器件与至少一个电流/电压转换器之间延伸。至少一个半导体器件接合在SeOI基板上，并且至少一条电通路在至少一个电流/电压转换器与接合在SeOI基板上的至少一个半导体器件之间延伸。

在附加实施方式中，本公开包括制造这种三维集成半导体系统的方法。例如，制造三维集成半导体系统的方法可以包括以下步骤：在绝缘体上半导体（SeOI）基板的半导体材料层上形成至少一个光敏器件。可以形成至少一个波导，该至少一个波导包括SeOI基板的半导体材料层的一部分。该至少一个波导可以与至少一个光敏器件可操作地耦接。至少一个电流/电压转换器可以形成在SeOI基板的半导体材料层上，并且该至少一个光敏器件和该至少一个电流/电压转换器可以彼此可操作地耦接。至少一个半导体器件可以接合在SeOI基板上，并且该至少一个电流/电压转换器和接合在SeOI基板上的该至少一个半导体器件可以彼此可操作地耦接。

附图说明

虽然本说明书以特别指出并清楚地要求保护被看作本发明实施方式的内容的权利要求书结束，但当结合附图阅读时，根据对本公开的实施方式的具体示例的描述，本公开的实施方式的优点可以更容易地被确定。其中：

图1是绝缘体上半导体（SeOI）基板的简化且示意性例示的横截面侧视图；

图2是例示在图1的SeOI基板上制造的光敏器件和电流/电压转换器的简化且示意性例示的横截面侧视图；

图3是波导的简化且示意性例示的立体图，该波导包括图2的SeOI基板的半导体材料的一部分；

图4是例示三维集成半导体系统的简化且示意性例示的横截面侧视图，该三维集成半导体系统包括在图2的结构上接合的并与图2的结构可操作地耦接的多个半导体器件；

图5是例示与图4的三维集成半导体系统相似的另一三维集成半导体系统的简化且示意性例示的横截面侧视图，但其中，SeOI基板的一部分、光敏器件，以及电流/电压转换器相对于图4的结构倒置；

图6是例示与图4的三维集成半导体系统相似的另一三维集成半导体系统的简化且示意性例示的横截面侧视图，但还包括制造在SeOI基板上并且与第一光敏器件可操作地耦接的附加光敏器件；

图7是硅上锗发射器器件的简化且示意性例示的横截面侧视图，其可以被采用为图6所示的附加光敏器件；