[发明专利]连续提取和包装比特数据流的装置

说明书

本申请是申请日为2009年1月5日、申请号为200910001434.2、发明名称为“连续提取和包装比特数据流的方法及相关装置”的发明专利申请的分案申请。

技术领域

本发明涉及一种处理比特数据流的装置，尤其涉及一种有效提取和包装比特数据流的装置。

背景技术

比特数据流(bitstream)可被应用于许多不同种类的领域，例如多媒体文件串流（multimedia file streaming）或网络串流（network streaming）。比特数据流的传统操作包含提取（extraction）和包装（packing）。举例来说，比特数据流提取可用来播放一串流声音文件，而比特数据流包装可用来编码串流声音文件。

如果要从一存储器内的一比特数据流中连续地提取比特，需要依据提取条件来执行一系列的操作/指令。欲提取的比特存储于一比特数据流存储寄存器(bitstream storage register，BSR)，提取后的比特则存储于一目标寄存器(destination register，DR)。一旦比特数据流存储寄存器BSR中所有比特已被提取，存储器将会将新的比特（例如32个位）写入比特数据流存储寄存器BSR内腾空的空间。位置寄存器(position register)内存的起始位置(starting position，SP)标示出比特提取的开始点，而长度寄存器(length register)内存的提取长度(length of extraction，LE)则标示出从BSR所提取出的比特数目。举例来说，起始位置SP的值可介于1～32，而提取长度LE的值可介于1～32。依据起始位置SP和提取长度LE之间的大小关系，会有出现三种不同情形：“SP>LE”、“SP=LE”和“SP<LE”。

图13说明了先前技术在第一种情形“SP>LE”时提取比特的方式。当起始位置SP大于提取长度LE时，此时比特数据流存储寄存器BSR内包含所有欲提取的比特，且在提取后比特数据流存储寄存器BSR内仍存有未提取的比特。在此种情形下，比特数据流存储寄存器BSR会被向左平移（32-SP）个比特，并将过程中结果暂时存入目标寄存器DR。接着，目标寄存器DR内存的过程中结果会被向右平移（32-LE）个比特，并将最终提取结果写入目标寄存器DR。最后，位置寄存器的值会被更新为起始位置SP减去提取长度LE的值（SP-LE）。图13所示的范例指令程序1300说明了在“SP>LE”时的运作情形。

图14说明了先前技术在第二种情形“SP=LE”时提取比特的方式。当起始位置SP等于提取长度LE时，此时比特数据流存储寄存器BSR内包含所有欲提取的比特，且在提取后比特数据流存储寄存器BSR内并无其它未提取的比特数据。在此种情形下，比特数据流存储寄存器BSR会被向左平移（32-SP）个比特，并将过程中结果暂时存入目标寄存器DR。接着，目标寄存器DR内存的过程中结果会被向右平移（32-SP）个比特，并将最终结果写入目标寄存器DR。同时，位置寄存器的值会被更新至32。由于比特数据流存储寄存器BSR内的比特已全部被提取，存储器将会将新的32个位写入比特数据流存储寄存器BSR。图14所示的范例指令程序1400在“SP=LE”时的运作情形。

图15说明了先前技术在第三种情形“SP<LE”时提取比特的方式。当起始位置SP小于提取长度LE时，此时比特数据流存储寄存器BSR内并未包含所有欲提取的比特。此种边界条件称为「数据欠位」（underflow）。在此种情形下，比特数据流存储寄存器BSR会被向左平移（32-SP）个比特，并将过程中结果暂时存入目标寄存器DR。接着，目标寄存器DR内存的过程中结果会被平移（32-LE）个比特，并将新的过程中结果暂时存入目标寄存器DR。同时，位置寄存器的值会被更新至32，而位置寄存器的值会被更新为提取长度LE减去起始位置SP的值（LE-SP）。由于寄存器BSR内的比特已全部被提取，存储器将会将新的32个位写入比特数据流存储寄存器BSR内。接着，剩余的比特会被提取至一临时寄存器TR。在对目标寄存器DR和临时寄存器TR内存的数据执行逻辑或（logic OR）运算后，最终提取结果会被写入目标寄存器DR。图15所示的范例指示程序1500说明了在“SP<LE”时的运作情形。