[发明专利]解码读卡器发送的TYPE A 847K数据速率信号的解码器

权利要求书

1.一种解码ISO/IEC 14443协议中读卡器发送的类型A 847k数据速率信号的解码器，其特征在于，包括：

一下降沿检测电路，用于检测解码器使能后，输入的类型A 847k数据速率信号的第一个下降沿；

一数据比特周期计数器，由所述下降沿检测电路检测到的TYPE A 847k数据速率信号的下降沿标志复位；用于按射频RF输入时钟计数，同时按数据的比特周期内所含的射频RF时钟个数值循环，其中，射频RF时钟频率同载波频率，为13.56M；

一采样电路，在一个数据比特周期内，其对输入的类型A 847k数据速率信号采样两次，其采样时刻分别为所述数据比特周期计数器在计数到1/4数据比特周期时刻和计数到3/4数据比特周期时刻；在1/4数据比特周期时刻采样的值称为S0，在3/4数据比特周期时刻采样的值称为S1；

一解码逻辑电路，根据所述采样电路的采样值S0和S1以及ISO/IEC14443协议中读卡器发送的类型A 847k数据速率信号的编码特点，进行解码，先解出类型A信号的数据编码的X，Y，Z三种波形；再从该三种波形中解码出数据0，数据1，帧开始信号，帧结束信号。

2.如权利要求1中所述的解码器，其特征在于：所述下降沿检测电路按下述方式检测下降沿，通过把输入的类型A 847k数据速率信号连到一个下降沿触发的D触发器的时钟端来实现；或者用一个寄存器记录前一个时钟的输入的类型A 847k数据速率信号电平，然后通过判断该寄存器记录的电平为1，同时输入的类型A 847k数据速率信号为0来实现。

3.如权利要求1或2所述的解码器，其特征在于：所述下降沿检测电路内部有一个状态位，该状态位有两个状态：状态0和状态1，当解码器使能信号有效后，状态位为状态0，之后当检测到输入的类型A 847k数据速率信号的下降沿后，状态位变为状态1；在状态0时检测到的类型A 847k数据速率信号的下降沿标志作为该下降沿检测电路的输出。

4.如权利要求1所述的解码器，其特征在于，所述解码逻辑电路解码出类型A信号编码的X，Y，Z三种波形的逻辑如下：如果S0等于1，S1等于0，则解码出X波形；如果S0等于1，S1等于1，则解码出Y波形；如果S0等于0，S1等于1，则解码出Z波形。

5.如权利要求1或4所述的解码器，其特征在于：所述解码逻辑电路根据X，Y，Z三种波形解码出数据0，数据1，帧开始信号，帧结束信号的逻辑如下：第一个Z波形为帧开始信号，两个连着的Y波形或两个依次紧连的Z波形和Y波形则为帧结束信号，其它时候，X波形认为是数据1，Y和Z波形认为是数据0。