[发明专利]一种锗锡隧穿场效应晶体管及其制备方法

说明书

技术领域

本发明属于半导体器件技术，具体涉及一种锗锡隧穿场效应晶体管及其制备方法。 

背景技术

随着器件尺寸不断缩小，半导体器件面临诸多问题，如短沟道效应严重、泄漏电流大等。针对这些问题，领域内提出各种解决方案。其中的隧穿场效应晶体管已经得到广泛关注，它是一种新型的低功耗器件，其亚阈泄漏小，亚阈斜率可突破kT/q，可抗短沟道效应。然而，硅隧穿场效应晶体管的开态电流小，使其应用的电路性能不足，因此应用受到了限制。为了提升隧穿场效应晶体管的性能，人们提出了很多方案，如采用窄禁带材料，用PNPN结构代替PIN结，用异质结结构代替同质结等，然而这些方案虽然在一定程度上能提升驱动电流，但仍面临着驱动电流不足的问题。 

图1是现有技术的平面的隧穿场效应晶体管TFET的剖面图，其中101为TFET的源区，102是TFET的漏区以及103是TFET的栅绝缘介质层。对于N型的TFET，漏区为正电压偏置，当栅电压增加时，源区与沟道处的大势垒将开始产生隧穿电流，之后隧穿电流随栅电压的增加而增大。 

发明内容

为了解决现有技术中存在的问题，本发明提出一种可以明显地提升驱动电流和减少亚阈斜率的锗锡隧穿场效应晶体管，该隧穿场效应晶体管制备在锗半导体的衬底上的锗锡薄膜层上,通过提高锗锡薄膜中锡的组分，一方面可以减少半导体的禁带宽度，另一方面锡组分约6%时可由间接带隙转换为直接带隙，两者均可提升晶体管的驱动电流。选择合适的组分可以保证足够小的泄漏电流的同时，提升驱动电流和减少亚阈斜率。 

本发明的一个目的在于提供一种锗锡隧穿场效应晶体管。 

本发明的隧穿场效应晶体管包括： 

具有低掺杂的锗半导体的衬底； 

在锗半导体的衬底上生长的非驰豫的锗锡薄膜层； 

在锗锡薄膜层上的一端形成的具有第一种掺杂类型的源区； 

在锗锡薄膜层上的另一端形成的具有第二种掺杂类型的漏区； 

在锗锡薄膜层上的源区和漏区之间形成的沟道区； 

覆盖在沟道区上的绝缘层； 

在绝缘层上形成的导电层。 

其中，绝缘层和导电层组成晶体管的栅叠层区；锗半导体的衬底的材料采用单晶锗或绝缘材料上的锗；锗锡薄膜层是在锗半导体的衬底上生长的薄膜，锡的组分可在薄膜的生长过程中进行调控，生长的薄膜的厚度需要小于临界厚度，以确保薄膜的非驰豫，一般选择生长的薄膜的厚约几百纳米；绝缘层的绝缘材料采用氧化铝、氧化铪、氧化钽和氧化镧高K栅材料中的一种；导电层的导电材料采用铝、氮化钛和氮化钽中的一种；第一种掺杂类型与第二种掺杂类型的掺杂类型相反，如第一种掺杂以是硼，则第二种掺杂可以是磷或砷等。 

本发明的锗锡隧穿场效应晶体管制备在锗半导体的衬底上生长的锗锡薄膜层上，其中的锗锡薄膜层中锡的组分是在生长中进行调节，且随着锡的组分增加，锗锡薄膜层的禁带宽度一直减少，范围从锗的禁带宽度（1.12eV）到0。锗锡薄膜层随锡的组分的增加,锗锡薄膜层可由间接带隙转换为直接带隙，由间接带隙转换为直接带隙时锡的组分称为拐点l，l在6%～9%（锡的组分）之间。当锡的组分小于l时,锗锡薄膜层为间接带隙；当锡的组分大于l时锗锡薄膜层为直接带隙，且禁带宽度减少得更快。锗锡薄膜层的禁带宽度减少使得隧穿宽度减少，隧穿电流明显增加；间接带隙转换为直接带隙（6%～9%锡）也使得隧穿电流增加，所以锗锡隧穿场效应晶体管可以实现明显地提升驱动电流。虽然禁带宽度减少会带来PIN结中少子电流的增加，但通过选择合适的禁带宽度（或组分）可以在一定的泄漏电流下，实现提升驱动电流和减少亚阈斜率。 

因此，当锗锡薄膜层中锡的组分大于锗锡薄膜层由间接带隙转换为直接带隙时锡的组分时，锗锡薄膜层为直接带隙，可进一步提升驱动电流。 

本发明的另一个目的在于提供一种锗锡隧穿场效应晶体管的制备方法。 

本发明提供的锗锡隧穿场效应晶体管的制备方法，包括以下步骤： 

1)提供一个具有低掺杂的锗半导体的衬底； 

2)在锗半导体的衬底上分子束外延生长一层锗锡薄膜层，且在生长过程中通过控制含锗与含锡化学反应物的比例来调节锗锡薄膜层中锡的组分，生长锗锡薄膜层的厚度约几百纳米； 

3）淀积分别形成绝缘层和导电层； 

4）淀积形成第一层光刻胶，掩膜曝光光刻出栅叠层区的图形，分别刻蚀导电层和绝缘层， 直到露出半导体； 

5）去除第一层光刻胶； 

6）淀积形成第二层光刻胶，光刻出源区的注入图形；