[发明专利]PMOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种PMOS晶体管的形成方法。

背景技术

随着半导体尺寸的不断缩小，传统的氧化硅栅介质材料也不断变薄，使得晶体管漏电流逐步增加，从而引起了功耗浪费和发热等问题。为此，Intel公司提出了铪基高k栅介质材料以及金属栅极技术。使用了这项技术后，不仅使得新型的45nm制造工艺降低了晶体管切换功耗以及源极到漏极的漏电流，并且降低了晶体管的栅氧化层漏电流，大幅度提高了晶体管开关速度。

为了可以继续使用传统多晶硅栅极技术的工艺步骤和工具，现有技术中一般采用后栅工艺形成高K介质和金属栅极。如授权日为2010年10月12日和专利号为US7812411B2的美国专利公开了一种形成高K介质和金属栅极的方法，包括：提供衬底；在所述衬底上依次形成高K介质材料层和多晶硅材料层；图形化所述高K介质材料层和多晶硅材料层，以形成高K介质层和多晶硅伪栅极；进行离子注入，以形成源区和漏区；进行退火，以促进离子扩散；去除所述多晶硅伪栅极，形成开口；以及，在所述开口中形成金属栅极。以上现有技术形成的PMOS晶体管性能仍存在一些问题。

因此，需要提出一种新的PMOS晶体管的形成方法，以提高PMOS晶体管的工作特性。

发明内容

本发明解决的问题是提出一种新的PMOS晶体管的形成方法，以提高PMOS晶体管的性能。

为解决上述问题，本发明实施例提供了一种PMOS晶体管的形成方法，包括：提供衬底；在所述衬底上形成伪栅结构，所述伪栅结构包括高k介质层、位于高k介质层上的伪栅极、位于所述高k介质层和伪栅极周围的侧墙；在所述伪栅结构两侧的衬底中进行离子注入，以形成源区和漏区；形成源区和漏区之后，进行第一退火，使所述源区和漏区中的离子扩散；在所述衬底上形成层间介质层，所述层间介质层的上表面和所述伪栅结构的上表面相平；去除所述伪栅极，在所述层间介质层中形成开口；形成开口后，对所述高k介质层进行第二退火，所述第二退火的气氛包括氧气；以及第二退火后，在所述开口中形成金属栅极。

可选地，所述高k介质层的材料为含氧的高k介质材料。

可选地，所述高k介质层的材料为氧化铪、氧化锆或者两者的组合。

可选地，所述第二退火工艺中，氧气流量为1sccm至100sccm；温度为400℃至600℃；压强为1torr至700torr；以及处理时间为5s至100s。

可选地，所述第二退火气氛还包括氮气，其中氧气的浓度为1ppm至1000ppm。

可选地，所述伪栅结构的形成方法包括：在所述衬底上依次形成高k介质材料层和伪栅极材料层；图形化所述高k介质材料层和伪栅极材料层，以形成高k介质层和伪栅极；在所述高k介质层和伪栅极的周围形成侧墙。

可选地，所述高k介质层和所述衬底之间具有界面层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层和伪栅极材料层，以形成界面层、高k介质层和伪栅极，所述界面层和所述衬底之间具有快界面态；在所述界面层、高k介质层和伪栅极的周围形成侧墙。

可选地，所述界面层的材料为氧化硅。

可选地，所述高k介质层和所述衬底之间具有界面层，所述伪栅极和所述高k介质层之间具有罩层；所述伪栅结构的形成方法包括：在所述衬底上依次形成界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层；图形化所述界面层材料层、高k介质材料层、罩层材料层和伪栅极材料层，以形成界面层、高k介质层、罩层和伪栅极，所述界面层和所述衬底之间具有快界面态，所述罩层用于保护所述高k介质层；在所述界面层、高k介质层、罩层和伪栅极的周围形成侧墙。

可选地，所述罩层材料包含氮化钛或氮化钽。

可选地，在所述第一退火之后和形成层间介质层之前，所述PMOS晶体管的形成方法还包括：在所述源区和漏区上形成金属硅化物。

可选地，所述金属硅化物为硅化镍。

可选地，在所述第二退火之后和形成所述金属栅极之前，所述PMOS晶体管的形成方法还包括：在所述高k介质层上形成功函数层。

可选地，所述功函数层的材料为氮化钛。

可选地，所述第一退火的温度范围为1000℃至1100℃，退火时间为0~2s。

与现有技术相比，本发明的实施例具有以下优点：