[发明专利]一种超结高压功率器件的制造方法有效

申请号：	201210292879.2	申请日：	2012-08-17
公开（公告）号：	CN102881595A	公开（公告）日：	2013-01-16
发明（设计）人：	陈桥梁;任文珍;陈仕全;马治军;杜忠鹏	申请（专利权）人：	西安龙腾新能源科技发展有限公司
主分类号：	H01L21/336	分类号：	H01L21/336
代理公司：	西安新思维专利商标事务所有限公司 61114	代理人：	李罡
地址：	710021 陕西***	国省代码：	陕西;61
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种高压功率器件制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种超结高压功率器件的制造方法。

发明背景

在MOSFET中有个寄生的NPN三极管，如图1所示，基极与发射极间的电阻等效为Rbb,当功率MOSFET在感性负载回路中，MOSFET由开启状态到瞬间关断时，电感将储存的电量释放给MOSFET，基区有电流流过，基极与发射极间的PN结压降Vbi=I*Rbb。当Vbi>0.7v时，寄生三极管就会导通，器件会失效。防止此类失效的方法之一是降低基区电阻Rbb。减小Rbb可以通过增加基区p型杂质的浓度来实现，但这通常会对器件的电学性能造成影响，会使得器件的开启电压及导通电阻增大，解决方法是增加一层p+掩膜版来进行p+注入，以此降低基区电阻Rbb且不影响器件的其他特性。若不增加掩膜版,直接在源区下方形成高浓度的p型杂质在

工艺上比较难实现。

目前已有的超结MOSFET制造方法一为：先形成复合缓冲层，然后与普通MOSFET的制造过程一样：形成栅氧化层（gate oxide）、栅电极（poly）、形成器件特征层（p阱区）、p+区、源区n+、金属电极等，此方法的缺点是在形成器件特征层（p阱区）时会有高温退火过程，此过程会对复合缓冲层（CB层）的形貌产生影响。

目前已有的超结MOSFET制造方法二为：先在晶圆上形成器件特征层（p阱区），然后形成复合缓冲层（CB层），接着形成形成栅氧化层（gate oxide）、栅电极（poly）、p+区、源区n+、金属电极等。此方法解决了高温退火过程对复合缓冲层（CB层）的形貌的影响。

在器件制造中主要的生产成本来自于掩膜版的费用，上述两种超结MOSFET制造方法中p+区的形成均需要额外的掩膜版来界定p+区的区域,这无疑增加了制造成本。

发明内容

本发明所解决的技术问题是提供一种可以有效提高器件的雪崩耐量，提高器件可靠性，减少光罩数量且可以用传统的半导体制造工艺实现，不会增加工艺的难度及生产成本的高压超结功率器件的制造方法。

为解决上述的技术问题，本发明采取的技术方案：

一种超结高压功率器件的制造方法，其特殊之处在于：通过以下步骤实现：

步骤一:提供n型重掺杂的n+衬底，并在n+衬底上形成n型外延层；

步骤二:通过光刻界定出p-body的注入区域，进行p型杂质注入，并通过热过程推阱形成p阱区；

步骤三：通过光刻界定出形成p-colunm的区域，并通过刻蚀及外延填充形成p-column，形成复合缓冲层；

步骤四：在硅片上生长场氧化层，并通过光刻场氧化层界定出器件的有源区，生长栅氧化层，淀积厚度为T+x微米的多晶硅，并通过光刻界定出多晶硅第一次刻蚀的区域，第一次刻蚀后多晶硅的宽度为W+x微米；

步骤五：整个半导体硅片表面进行深p+注入，前面工艺形成的多晶硅区域可以界定形成p+区域，p+注入后会横扩x微米；

步骤六：将硅片置于多晶硅刻蚀液中，通过控制刻蚀时间及刻蚀速率，将多晶硅进行二次刻蚀，多晶硅表面及侧壁刻蚀掉x微米，则第二次刻蚀后多晶硅的厚度从T+x微米变为了T微米，多晶硅的宽度从W+x微米变为了W微米；