[发明专利]一种基于部分耗尽型SOI工艺的ESD保护结构

权利要求书

1. 一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是：包括一个N型衬底PMOS管结构，所述N型衬底PMOS管结构包括栅极（5）、P+源扩散区（4）、P+漏扩散区（6）、N阱（7）、二氧化硅隔离区（3）、埋氧层（2）以及硅衬底（1），所述埋氧层（2）位于硅衬底（1）之上，所述P+源扩散区（4）、P+漏扩散区（6）、N阱（7）和二氧化硅隔离区（3）位于埋氧层（2）之上；所述N阱（7）位于P+源扩散区（4）和P+漏扩散区（6）之间，在P+源扩散区（4）到N阱（7）之间形成寄生二极管（D1），二氧化硅隔离区（3）包围所述P+源扩散区（4）和P+漏扩散区（6）；所述栅极（5）位于N阱（7）之上；所述P+源扩散区（4）的引出端为PMOS管的源端，P+漏扩散区（6）的引出端为PMOS管的漏端；栅极（5）和PMOS管的源端之间连接钳位电路；PMOS管源端的寄生二极管（D1）对N阱（7）进行偏置；PMOS管的栅极（5）使用钳位电路进行偏置。

2.如权利要求1所述的一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是，当用在输入压焊点和地之间进行ESD保护时，PMOS管的源端通过半导体金属铝连接输入压焊点，漏端通过半导体金属铝与地（GND）连接，N阱（7）的电位通过P+源扩散区（4）与寄生二极管（D1）确定，箝位电路确保当处于正常工作模式下，PMOS管处于关断状态。

3.如权利要求1所述的一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是，当用在输入压焊点和电源（VDD）之间进行ESD保护时，PMOS管的源端通过半导体金属铝连接电源（VDD），漏端通过半导体金属铝连接输入压焊点，N阱（7）的电位通过P+源扩散区（4）与寄生二极管（D1）确定，箝位电路确保当处于正常工作模式下，PMOS管处于关断状态。

4.如权利要求1所述的一种基于部分耗尽型SOI工艺的ESD保护结构，其特征是，所述硅衬底（1）材料为高掺杂单晶硅；埋氧层（2）材料为二氧化硅；P+源扩散区（4）和P+漏扩散区（6）材料为在硅中注入硼元素，深度到达埋氧层（2）；N阱（7）材料为在硅中注入磷元素，深度到达埋氧层（2）；二氧化硅隔离区（3）材料为二氧化硅，深度到达埋氧层（2）；栅极（5）是在二氧化硅上淀积多晶硅。