[发明专利]一种双通道数模转换器同步方法

说明书

技术领域

本发明涉及一种双通道DAC同步方法。

背景技术

对于某些仿真来说，需要两路射频输出通道，而且要求其幅度、相位、多普勒和距离都可以由软件做精确控制，才能达到仿真结果，尤其是相位的精确控制。因此仿真开始时，双通道的初始相差要求保持固定，也就是说每路DAC输出信号的初始相位要保持一致。如图1所示为传统的双通道仿真时的硬件示意图，要求2个通道输出的初始相位差固定；图1中采用2片低速DAC+单片FPGA进行双通道仿真，可以实现同步，但带宽较小，无法适应现代体制的雷达仿真需要。

为了提高输出信号带宽，需要依靠2片高速DAC+单片FPGA进行双目标仿真，但目前FPGA的时钟速度一般不能高于750MHz，因此速度超过1GHz的DAC的时钟无法直接传给FPGA，高速DAC只能将时钟分频后再传给FPGA，比如1.2GHz的DAC，输出一个600MHz的参考时钟信号给FPGA，FPGA根据参考时钟产生数据信号和信号时钟。图2为FPGA产生数字正弦信号的示意图，系统上电后，由DDS产生单点频信号，分别输出到DA1和DA2，同时DA1和DA2将其参考时钟分别输入FPGA。DA1和DA2分别根据各自的参考时钟，将数字信号转换为模拟单点频信号。由于未进行相位校准，此时DA1和DA2输出的单点频信号是不同步的。针对上述情况，需要提供一种双通道高速DAC同步实现方法以满足双目标仿真的需要。

发明内容

本发明所要解决的技术问题是：提供一种双通道数模转换器同步方法，可以让2路1.2GSPS的DAC输出相同相位的模拟信号。

本发明包括如下技术方案：一种双通道数模转换器同步方法，所述双通道数模转换器包括第一数模转换器和第二数模转换器；包括如下步骤：

第一数模转换器向FPGA输出第一参考时钟，第二数模转换器向FPGA输出第二参考时钟；

FPGA利用第一参考时钟对第二参考时钟进行鉴相；获得两个参考时钟的相差值；

FPGA将第一参考时钟直接作为第一数据时钟输出；并根据两个参考时钟的相差值对第二参考时钟进行调整获得第二数据时钟；从而使得第一数据时钟与第二数据时钟同步；FPGA根据第一数据时钟输出数据给第一数模转换器，FPGA根据第二数据时钟输出数据给第二数模转换器。

本发明与现有技术相比具有如下优点：

(1)本发明与现有两路DAC同步技术相比，主要表现在DAC数据转换速度快，可以达到1.2GSPS；1.2GSPS即秒种从数字信号到模拟信号的转换次数为1.2G次，即1.2*10⁹次。

(2)由于采用了数字时钟鉴相，因此可以方便根据鉴相结果进行相位调整，使得两路DAC同步。

附图说明

图1为传统的双通道仿真时的硬件示意图；

图2为参考时钟信号产生示意图；

图3为本发明的同步方法流程图；

图4为本发明的同步方法硬件实现电路；

图5为相位调整前后的时序示意图。

具体实施方式

下面就结合附图对本发明做进一步介绍。

本发明的高速双通道DAC的同步实现依靠两个技术手段，一是对两路DAC的参考时钟进行鉴相，二是根据鉴相结果对输出数字信号进行相位补偿。只要两路DAC的数据相位和参考时钟相位是一致的，就可以抵消两路DAC的输出信号相位差。双通道信号在射频上的相位相对固定，因此可以对射频的固定相差进行测量和校准，双通道DAC的初始相差经过校准后，也能保证相位固定，从而保证系统的双通道相位一致性。

本发明的双通道高速DAC同步实现方法，具体包括下列步骤：

(1)产生参考时钟