[发明专利]逐次逼近型模数转换器

说明书

技术领域

本发明涉及一种CMOS集成电路的设计，具体涉及一种适合于标准CMOS工艺的高精度逐次逼近型模数转换器。

背景技术

带有电容阵列DAC的逐次逼近型ADC电路采用电荷标定的原理完成模数转换过程。电荷标定方法利用电容阵列对电荷进行转移与再分配，设定比较器的比较电压，逐次判定，得到模数转换结果。这种类型的SAR ADC电路结构简单，大部分工作由控制电路控制开关完成，在各种SAR ADC电路结构中功耗最低，因此被大量嵌入于标准CMOS工艺实现的芯片中，作为芯片实现与片外模拟信号进行模数转换的接口电路。

但是，在标准CMOS工艺中，由于电源电压（VDD）与地电压（零电压）限定了整个芯片的正常工作电压范围，如果电路中的节点为超出电源电压的过高电压或者低于地电压的过低电压，即过冲现象，会导致与这一节点相连的PMOS管和NMOS管出现非正常的开启与关闭现象，导致漏电现象的发生，漏电现象会导致存储电荷的泄露，将使电荷标定的逐次逼近型模数转换器（SAR ADC）的精度受到极大影响，因此是不能接受的。另一方面，过高的电压和过低的电压还会引起电路中的PMOS器件和NMOS器件的击穿，导致芯片的永久性损坏。

现有的解决方式主要有两种方式，第一，限制输入信号的范围，即压缩ADC的量化范围，保证电路的节点电压不会因为过大的输入信号范围而出现过冲现象，这种方法在一定程度上增加了ADC应用的复杂性，而信号的幅度减小也增加了对内部其他电路的性能要求；第二，采用单端模式代替差分模式，并增加专用电路解决过冲可能带来的问题，这种措施一方面使得系统失去了全差分模式下抵抗共模干扰的能力，一方面增加了电路的复杂度，因此，并不是一个完善的解决方案。

图1是示例的一般性的逐次逼近型模数转换器的结构框图。如图所示，逐次逼近型模数转换器一般包括带隙参考电路101、电容阵列数模转换电路102、比较器103、时钟调节器104和逻辑控制器105五个模块。其中电容阵列数模转换电路105可以实现采样保持以及数模转换的功能。在带隙参考电路101、时钟调节器104、逻辑控制器105的作用下，电容阵列数模转换电路102接收模拟电压值转换为比较器103的输入电压值，比较器103在带隙参考电路101和逻辑控制电路105的作用下，生成数字信号送由逻辑控制电路105输出。

一般电容阵列数模转换电路102采用电容式DAC，采样电容由DAC电容充当，不需要独立的采样保持电路，因此采样保持（S/H）和数模转换（DAC）模块（未示出）统一于其中。

为了避免PN结正偏问题的出现，一种方案对于电容阵列数模转换电路102用单端结构代替全差分结构，同时在电容阵列DAC输出端使用特殊的开关代替MOS管构成的开关Sc。这种措施的一种示例的电路结构如图2和图3所示。这种结构中，由于取消了全差分阵列，单端输出的电压范围只会出现大于VDD的情况，而不会出现低于0的情况。对于大于VDD的情况，通过如图3所示的复杂的开关实现了电压自举，保证了电压能准确无误的通过开关。但是，这一方案丧失了差分电路对共模干扰的抵抗能力，也把可以用单个MOS晶体管构成的Sc开关变成了复杂的自举开关，在功耗和版图面积上都缺乏经济性。

发明内容

因此，本发明的目的是提供一种逐次逼近型模数转换器，解决0~VDD全摆幅输入时，利用全差分阵列DAC实现逐次逼近过程中可能出现的电压过冲问题。

在一个方面，本发明提供一种逐次逼近型模数转换器，其中的电容阵列数模转换电路包含的电容阵列到比较器的输出端连接有辅助电容器，该辅助电容器的电容值选取为使得当输入电压的摆幅在零伏到电源电压之间时，电容阵列到比较器的输出端的摆幅在零伏到电源电压之间。

本发明所提出的这种适合标准CMOS工艺的逐次逼近型模数转换器电路，解决0~VDD全摆幅输入时，利用全差分阵列DAC实现逐次逼近过程中可能出现的电压过冲问题，降低了ADC的应用复杂度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是一般的逐次逼近型模数转换器的结构框图；

图2是示例的现有技术中的模数转换器中的单端结构的电容阵列数模转换电路的电路图；

图3是现有技术中需要使用的复杂自举开关的示例电路图；

图4是根据本发明的实施例的模数转换器的结构框图；

图5是根据本发明的实施例的模数转换器中的电容式数模转换器的电路图；