[发明专利]硅通孔封装结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种硅通孔封装结构的形成方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠（Die Stacking）、封装堆叠（Package Stacking）和基于硅通孔（Through Silicon Via，TSV）的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：（1）高密度集成；（2）大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SOC）技术中的信号延迟等问题；（3）利用硅通孔技术，可以把具有不同功能的芯片（如射频、内存、逻辑、MEMS等）集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层，形成硅通孔；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，使得所述硅衬底减薄，直到暴露出所述硅通孔的底部表面，利用所述硅通孔将所述硅衬底表面的半导体器件和位于与硅衬底表面相对的另一表面的另一硅衬底上的半导体器件电学连接。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。

但是由于所述硅衬底需要通过化学机械抛光工艺进行减薄，而化学机械研磨工艺会对硅衬底产生应力作用，因此减薄后最终形成的硅衬底的厚度不能过小，至少也需要200微米，因此所述硅通孔的深度也至少需要200微米，提高了形成硅通孔的工艺复杂度，提高了成本。

发明内容

本发明解决的问题是提供一种硅通孔封装结构的形成方法，可以大幅降低最终形成的硅通孔的深度。

为解决上述问题，本发明技术方案还提供了一种硅通孔封装结构的形成方法，包括：提供锗硅衬底，在所述锗硅衬底表面形成硅衬底，所述硅衬底包括与锗硅衬底相接触的第二表面和与第二表面相对的第一表面；在所述硅衬底的第一表面上形成半导体器件，在所述硅衬底的第一表面和半导体器件表面形成层间介质层和位于层间介质层内的金属互连结构；形成贯穿所述硅衬底的硅通孔，所述硅通孔的顶部表面与金属互连结构电学连接；利用气体腐蚀工艺或湿法刻蚀工艺去除所述锗硅衬底，直到暴露出所述硅衬底的第二表面和所述硅通孔的底部表面。

可选的，除去所述锗硅衬底的工艺为先对所述锗硅衬底进行背磨工艺，等到所述锗硅衬底的厚度小于某一特定值后，再除去剩余的锗硅衬底。

可选的，所述湿法刻蚀工艺采用的刻蚀溶液为热盐酸。

可选的，所述湿法刻蚀工艺包括浸泡方式或喷涂方式。

可选的，所述气体腐蚀工艺的腐蚀气体为HCl，流量范围为20～200标况毫升每分，反应腔内的压力范围0.05～1托，反应腔内的温度范围为300摄氏度～800摄氏度。

可选的，所述湿法刻蚀工艺或气体腐蚀工艺对锗硅衬底和硅衬底的刻蚀选择比大于100:1。

可选的，还包括，在去除所述锗硅衬底之前，在所述硅衬底上的层间介质层表面形成粘合层，并利用所述粘合层将承载基片与所述层间介质层表面相粘合。

可选的，去除所述锗硅衬底后，利用高温烘烤或化学溶剂浸泡工艺将所述承载基片与层间介质层表面相剥离。

可选的，所述高温烘烤的温度范围为120摄氏度~200摄氏度。

可选的，还包括，在形成所述硅通孔后，在所述层间介质层表面形成第一钝化层和第一金属焊点，所述第一金属焊点与金属互连结构电学连接。

可选的，还包括，去除所述锗硅衬底后，在所述硅衬底的第二表面、硅通孔的底部表面形成底部互连层，在所述底部互连层和硅衬底的第二表面形成第二钝化层，所述第二钝化层暴露出部分底部互连层，在所述暴露出的底部互连层表面形成第二金属焊点。

可选的，形成所述硅通孔的工艺在形成半导体器件之前进行。

可选的，形成所述硅通孔的工艺在形成半导体器件之后，在形成金属互连结构之前进行。

可选的，形成所述硅通孔的工艺在形成所述金属互连结构之后进行。

可选的，所述锗硅衬底的厚度范围为50微米~750微米。

可选的，所述锗硅层中锗的摩尔百分比含量范围为40%~90%。