[发明专利]高压金属氧化物半导体晶体管元件

说明书

技术领域

本发明涉及一种高压金属氧化物半导体(high voltage metal-oxide-semiconductor，以下简称为HV MOS)晶体管元件，尤其是涉及一种高压横向双扩散金属氧化物半导体(high voltage lateral double-diffused metal-oxide-semiconductor，HV-LDMOS)晶体管元件。

背景技术

在具有高压处理能力的功率元件中，双扩散金属氧化物半导体(double-diffused MOS，DMOS)晶体管元件持续受到重视。常见的DMOS晶体管元件有垂直双扩散金属氧化物半导体(vertical double-diffused MOS，VDMOS)与横向双扩散金属氧化物半导体(LDMOS)晶体管元件。而LDMOS晶体管元件因具有较高的操作频宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(CPU power supply)、电源管理系统(power management system)、直流/交流转换器(AC/DC converter)以及高功率或高频段的功率放大器等等。LDMOS晶体管元件主要的特征为具有一低掺杂浓度、大面积的横向扩散漂移区域，其目的在于缓和源极端与漏极端之间的高电压，因此可使LDMOS晶体管元件获得较高的击穿电压(breakdown voltage)。

现有的HV-LDMOS晶体管元件设置于一半导体基底上，其具有一P型阱、设置于P型阱中的一源极与一高浓度的P型掺杂区、一栅极与一漏极。漏极为一高浓度的N型掺杂区，且设置于一N型阱中。此一N型阱即前述的漂移区域，其掺杂浓度与长度影响了HV-LDMOS晶体管元件的击穿电压与导通电阻(ON-resistance，R_ON)。HV-LDMOS晶体管元件的栅极设置于一栅极介电层上，且延伸至一场氧化层上方。

由于HV MOS晶体管元件所追求的两个主要特性为低导通电阻以及高击穿电压，且这两个要求常常是彼此冲突难以权衡的。因此目前仍需要一种可在高电压环境下正常运作，且同时满足低导通电阻以及高击穿电压两个要求的解决途径。

发明内容

因此，本发明的一目的在于提供一具有低导通电阻与高击穿电压的HVMOS晶体管元件。

为达上述目的，本发明提供一种HV MOS晶体管元件。该HV MOS晶体管元件包含有一基底、至少一设置于该基底上的绝缘结构、一设置于该基底上的栅极、以及一源极区域与一漏极区域，设置于该栅极两侧的该基底内。该绝缘结构内包含有一凹槽，而该栅极则包含一设置于该基底表面上的第一栅极部分，以及一设置于该凹槽内的第二栅极部分，且该第二栅极部分由该第一栅极部分向下延伸。

根据本发明所提供的HV MOS晶体管元件，在绝缘结构内设置一凹槽，并在凹槽中设置由第一栅极部分延伸出来的第二栅极部分，以增加电流路径(current path)的长度与电荷聚集区域(charge accumulation area)，并用于同时达到降低导通电阻于提升击穿电压的目的，降低导通电阻与击穿电压比(R_ON/BVD ratio)。

附图说明

图1为本发明所提供的一HV MOS晶体管元件的第一较佳实施例的部分布局图案示意图；

图2为图1中沿A-A’切线所获得的剖面示意图；

图3为本发明所提供的一HV MOS晶体管元件的第二较佳实施例的部分布局图案示意图；

图4为图3中沿B-B’切线所获得的剖面示意图；

图5则为图3中沿C-C’切线所获得的剖面示意图；

图6为本发明所提供的一HV MOS晶体管元件的第三较佳实施例的部分布局图案示意图；

图7为图6中沿D-D’切线所获得的剖面示意图；

图8则为图6中沿E-E’切线所获得的剖面示意图；

图9与图10分别为本较佳实施例所提供的其他变化型的部分示意图。

主要元件符号说明

100、200、300                    高压金属氧化物半导体晶体管元件

102、202、302                    基底

104、204、304                    浅沟隔离

106、206、306                    有源区域