[发明专利]一种基于SOI的SiGe-HBT晶体管的制备方法

说明书

技术领域

本发明属于固体电子与微电子领域，涉及一种SiGe双极晶体管的制备方法，特别是涉及一种基于SOI的SiGe双极晶体管（SiGe-HBT）的制备方法。

背景技术

由于现代通信对高频带下高性能、低噪声和低成本的RF组件的需求，传统的Si材料器件无法满足性能规格、输出功率等新的要求。在Si材料中引入Ge作为双极晶体管的基极形成的硅锗异质结双极晶体管（SiGe-HBT）则以低成本、高性能的潜质，受到市场的青睐。同样条件下，SiGe器件比Si器件频率高、速度快、噪声低、电流增益高，适合于高频应用。SiGeHBT工艺属于硅基技术，与Si器件工艺、BICMOS工艺有很好的兼容性，SiGe BICMOS工艺为功放与逻辑控制电路的集成提供极大的便利，也降低了工艺成本。

SOI(Silicon On Insulator)是指绝缘体上硅技术。寄生电容电容小，使得SOI器件拥有高速度和低功耗。SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术集成密度高以及抗辐照特性好。SOI技术广泛应用于射频、高压、抗辐照等领域。因此，将SiGe-HBT工艺和SOI工艺结合，制造更高性能的基于SOI的SiGeBICMOS器件，成为一个新的器件研究方向。

SiGe-HBT传统制造工艺中，在发射极刻蚀成型之后，外基区的自对准注入掺杂是必要的一步工艺，用来减小基区电阻。由于SiGe外延层较薄，外基区自对准注入掺杂往往会穿透SiGe外延层，注入到基区下方的集电区中，使部分外基区先下延伸到集电区，在集电区中形成额外的P型基区。对于体硅工艺和厚膜SOI工艺，由于集电区纵向宽度大，电流会向下经集电区下部的重掺杂埋层区至侧方的重掺杂集电区引出，因此这个额外基区对集电区电阻的影响可以忽略。但对于薄膜SOI工艺，因为顶层硅膜很薄（小于等于0.15um），集电区纵向宽度小，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低。

因此，如何提出一种改进的基于SOI的SiGe-HBT的制备方法，以解决传统HBT制造工艺用于薄膜SOI工艺时，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低、以及由于集电区掺杂浓度增加导致的器件耐压降低的问题，成为目前亟待解决的问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI的SiGe-HBT的制备方法，用于解决现有技术中HBT制造工艺用于薄膜SOI工艺时，外基区注入向下延伸形成的额外基区将会导致SiGe-HBT器件的集电极电阻大幅增加和最高截止频率Ft参数明显降低、以及由于集电区掺杂浓度增加导致的器件耐压降低的问题。

为实现上述目的及其他相关目的，本发明提供一种基于SOI的SiGe-HBT的制备方法，所述方法至少包括：

1）提供一包括衬底硅、埋层氧化硅和顶层硅的SOI衬底，采用离子注入工艺在所述顶层硅中进行N⁺型掺杂，以形成集电区，并在所述集电区周缘形成浅沟槽隔离；

2）在所述顶层硅上制备第一氧化硅层，在所述第一氧化硅层上制备第一多晶硅层，然后在所述第一多晶硅层上进行光刻及刻蚀直至暴露出下方的集电区，以形成基区窗口；

3）利用选择性外延工艺在所述基区窗口以及刻蚀剩下的所述第一多晶硅层上制备SiGe外延层，以形成基区和外基区；

4）在所述SiGe外延层上制备第二氧化硅层，在所述第二氧化硅层上制备氮化硅层，然后在所述基区窗口区域内的所述氮化硅层上进行光刻及刻蚀直至暴露出下方的基区，以形成发射区窗口；

5）在所述氮化硅层上制备N⁺型掺杂的第二多晶硅层，直至沉积在所述发射区窗口中的第二多晶硅层的厚度大于所述氮化硅层和第二氧化硅层的总厚度；

6）在所述第二多晶硅层表面旋涂光刻胶对其进行光刻及刻蚀工艺，以刻蚀掉除覆盖在所述发射区窗口上方之外的其它第二多晶硅层；继续以该光刻胶为掩膜，对所述氮化硅层和第二氧化硅层进行刻蚀直至暴露出所述外基区，形成以所述氮化硅层和第二氧化硅层为侧墙隔离的发射区；

7）继续以步骤6）中所述光刻胶为掩膜，利用离子注入工艺，并控制注入的能量向所述外基区中注入氟化硼进行P⁺型掺杂；

8）去除光刻胶，在所述集电区两侧刻蚀出集电极接触区；

9）在所述集电区、发射区以及外基区分别制备硅化物接触面和电极。