[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件的制造方法，包括：

a)提供SOI衬底(100)，所述SOI衬底(100)包括基底层(101)、位于所述基底层(101)之上的绝缘层(102)、以及位于所述绝缘层(102)之上的器件层(103)；

b)在所述SOI衬底(100)上形成栅堆叠；

c)以所述栅堆叠为掩模，刻蚀所述SOI衬底(100)的器件层(103)、绝缘层(102)以及部分基底层(101)，在所述栅堆叠两侧形成凹陷(104)；

d)在所述凹陷(104)内形成晶体介电层(105)，所述晶体介电层(105)的上表面低于所述绝缘层(102)的上表面且不低于所述绝缘层(102)的下表面；

e)在所述晶体介电层(105)之上形成源/漏区(107)。

2.根据权利要求1所述的制造方法，其中，在所述步骤b)之后还包括：

f)在所述栅堆叠侧壁上形成侧墙(240)。

3.根据权利要求1或2所述的制造方法，其中所述SOI衬底(100)的器件层(103)的厚度小于10nm。

4.根据权利要求1或2所述的制造方法，其中：

所述凹陷(104)嵌入所述基底层(101)内部的深度范围为100nm至1um。

5.根据权利要求1或2所述的制造方法，其中，在所述凹陷(104)内形成晶体介电层(105)的步骤包括：

通过外延生长或者固态相变的方法，在所述凹陷(104)内形成晶体绝缘材料(105’)，其中，所述晶体绝缘材料(105’)的上表面不高于所述栅堆叠的底部；以及

通过干法刻蚀和/或湿法刻蚀的方式，对所述晶体绝缘材料(105’)进行刻蚀，以形成晶体介电层(105)。

6.根据权利要求5所述的制造方法，其中：

所述晶体介电层(105)的材料包括Gd₂O₃、TrHfO₄、Nd₂O₃中的一种或者任意组合，或其它晶格常数与基底层(101)接近的材料。

7.根据权利要求4所述的制造方法，还包括所述凹陷(104)在器件层(103)的侧壁形成Sigma形状。

8.根据权利要求1所述的制造方法，其中：

所述源/漏区(107)的晶格常数不等于所述器件层(103)材料的晶格常数。

9.根据权利要求8所述的制造方法，其中：

对于N型器件，所述源/漏区(107)的晶格常数小于所述器件层(103)材料的晶格常数；对于P型器件，所述源/漏区(107)的晶格常数大于所述器件层(103)材料的晶格常数。

10.根据权利要求8或9所述的制造方法，其中：

所述源/漏区(107)包括SiGe或者Si:C中的一种。

11.根据权利要求1所述的制造方法，还包括在形成源/漏区(107)后形成提升的源/漏区(108)。

12.一种半导体器件，包括：

SOI衬底(100)，包括基底层(101)、位于所述基底层(101)之上的绝缘层(102)、以及位于所述绝缘层(102)之上的器件层(103)；

栅堆叠，形成于所述SOI衬底(100)之上；

源/漏区(107)，形成于所述SOI衬底(100)之中、位于所述栅堆叠两侧，其中所述源/漏区(107)贯穿所述器件层(103)，并延伸至所述绝缘层(102)的上表面和下表面之间；以及

晶体介电层(105)，位于所述源/漏区(107)与所述基底层(101)之间。

13.根据权利要求12所述的半导体器件，还包括：

侧墙(240)，形成于所述栅堆叠的侧壁上。

14.根据权利要求11或12所述的半导体器件，其中所述SOI衬底(100)的器件层(103)的厚度小于10nm。

15.根据权利要求11或12所述的半导体器件，其中所述源/漏区(107)的形状为Sigma形状。