[发明专利]快闪存储器控制器、快闪存储器侦错方法

说明书

【技术领域】

本发明有关于快闪存储器装置，特别是有关于一种嵌入式快闪存储器装置。

【背景技术】

非挥发快闪存储器(non-volatile memory)被广泛使用在很多应用中，例如固态硬盘(solid-state disk，SSD)、存储卡、数字相机、数字摄影机、多媒体播放器、移动电话、电脑和许多其他电子装置。

然而，当储存在快闪存储器中的处理数据(例如韧体firmware)遗失或受损时(亦或者设计错误)，会导致快闪存储器控制器的处理单元无法正常操作，使得使用者无法读取快闪存储器中的内容。因此，亟需要一种快闪存储器控制器，使得当储存在快闪存储器中的处理数据有错误(bug)时，可分析快闪存储器的数据并确认错误所在。

【发明内容】

有鉴于此，本申请一种快闪存储器控制器，包括：一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；一状态单元，用以判断快闪存储器控制器的状态；一处理单元，连接读写单元与状态单元，用以控制读写单元；以及一辅助单元，连接一第一数据线、一第二数据线与处理单元，用以接收并储存来自处理单元的一字串，其中当快闪存储器控制器完成写入数据传输后，辅助单元通过第一数据线与第二数据线输出字串。

本申请亦提供一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：通过快闪存储器控制器的一辅助单元接收并储存来自处理单元的一字串；通过状态单元判断快闪存储器控制器的状态；以及当快闪存储器控制器完成写入数据传输后，通过辅助单元通过一第一数据线与一第二数据线输出字串。

本申请亦提供一种快闪存储器控制器，包括：一读写单元，连接一快闪存储器，并用以执行一写入指令或一读取指令；一状态单元，系用以判断快闪存储器控制器的状态；一处理单元，连接读写单元与状态单元，并且用以控制读写单元；以及一辅助单元，连接一第一数据线、一第二数据线、与处理单元，辅助单元系用以接收并储存来自处理单元的一字串，其中当快闪存储器控制器启动读取数据传输前，辅助单元通过第一数据线与第二数据线输出字串。

本申请亦提供一种快闪存储器侦错方法，适用于具有一读写单元、一状态单元和一处理单元的一快闪存储器控制器与一快闪存储器，包括：通过快闪存储器控制器的一辅助单元接收并储存来自处理单元的一字串；通过状态单元判断快闪存储器控制器的状态；以及当快闪存储器控制器启动读取数据传输前，通过辅助单元通过一第一数据线与一第二数据线输出字串。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图示，作详细说明如下：

【附图说明】

图1是本申请的快闪存储器控制器190的一示意图；

图2是本申请的快闪存储器系统200的一示意图；

图3是本申请的嵌入式快闪存储器状态机的一读取时序图；

图4是本申请的嵌入式快闪存储器状态机的一写入时序图；

图5是本申请的安全数字存储卡状态机的一写入时序图；

图6是本申请的快闪存储器侦错方法的一流程图；以及

图7是本申请的快闪存储器侦错方法的另一流程图。

【主要元件符号说明】

190、290：快闪存储器控制器；

110、210：读写单元；

120、220：状态单元；

130、230：处理单元；

140、240：辅助单元；

150、250：快闪存储器；

160、260：传输通道；

270：主控装置；

280：侦错装置；

281：侦测单元；

282：接收单元；

190、290：快闪存储器控制器；

111、211：快闪存储器存取状态机；

112、212：静态随机存取存储器；

CLK：时钟信号线；

CMD：命令信号线；

DM1、DM2：侦错消息；

ES：致能信号；

PD：处理数据；

DAT0～DAT3：数据线；

200：快闪存储器系统；

P1～P3：周期。

【具体实施方式】