[发明专利]传输数据的装置、系统及方法

权利要求书

1.一种传输数据的装置，其特征在于，包括：

数据搬移模块，用于读取第一处理器核的第一发送缓冲器的配置信息，在所述配置信息指示所述第一发送缓冲器中存有需要传输至第二处理器核的接收缓冲器的数据时，控制直接存储器存取DMA模块将所述数据从所述第一发送缓冲器传输至所述接收缓冲器，并设置中断信息；

中断管理模块，用于读取所述中断信息，在所述中断信息指示需要向所述第二处理器核触发中断时，控制多核中断控制器向所述第二处理器核触发中断，以便所述第二处理器核对所述接收缓冲器中的所述数据进行处理。

2.根据权利要求1所述的装置，其特征在于，还包括：配置寄存器，用于存储所述配置信息和所述中断信息；

所述数据搬移模块具体用于从所述配置寄存器读取所述配置信息，并将所述中断信息存入所述配置寄存器；

所述中断管理模块具体用于从所述配置寄存器读取所述中断信息。

3.根据权利要求2所述的装置，其特征在于，还包括优先级仲裁模块，

所述配置寄存器还用于存储优先级信息，所述优先级信息包括每个发送缓冲器的优先级级别；

所述优先级仲裁模块，用于根据所述优先级信息，从存有待传输数据的多个发送缓冲器中选取所述第一发送缓冲器，并向所述数据搬移模块发送用于指示所述第一发送缓冲器的指示信息，其中所述第一发送缓冲器在所述存有待传输数据的多个发送缓冲器中优先级最高；

所述数据搬移模块具体用于根据所述指示信息，从所述配置寄存器中读取所述第一发送缓冲器的配置信息。

4.根据权利要求1至3中任一项所述的装置，其特征在于，

所述中断管理模块具体用于在所述中断信息指示所述接收缓冲器中的数据量大于或等于数据量阈值时，控制所述多核中断控制器向所述第二处理器核触发中断；或者，

所述中断管理模块具体用于在所述中断信息指示中断时间阈值的时长结束时，控制所述多核中断控制器向所述第二处理器核触发中断；或者，

所述中断管理模块具体用于在所述中断信息指示所述数据已被从所述第一发送缓冲器传输至所述接收缓冲器时，控制所述多核中断控制器向所述第二处理器核触发中断。

5.根据权利要求1至4中任一项所述的装置，其特征在于，还包括所述DMA模块。

6.根据权利要求1至5中任一项所述的装置，其特征在于，还包括：编码模块、处理缓冲器和循环冗余校验CRC生成模块；

所述数据搬移模块具体用于控制所述DMA模块将所述数据从所述第一发送缓冲器传输至所述处理缓冲器；

所述编码模块，用于对所述数据进行编码，并将编码后的所述数据传输至所述CRC生成模块；

所述CRC生成模块，用于对编码后的所述数据进行CRC校验，并将CRC校验后的所述数据存储在所述处理缓冲器中；

所述数据搬移模块具体用于控制所述DMA模块将CRC校验后的所述数据从所述处理缓冲器中传输至所述接收缓冲器。

7.根据权利要求1至6中任一项所述的装置，其特征在于，还包括：

完整性检测模块，用于在所述数据搬移模块控制所述DMA模块将所述数据从所述第一发送缓冲器传输至所述接收缓冲器之前，对所述数据进行完整性检测。

8.一种传输数据的系统，其特征在于，包括：

至少两个处理器核，多核中断控制器，以及传输数据的装置，其中，

所述至少两个处理器核中的第一处理器核被配置有至少一个发送缓冲器，所述至少两个处理器核中的第二处理器核被配置有至少一个接收缓冲器；

所述至少两个处理器核、所述至少一个发送缓冲器、所述至少一个接收缓冲器、所述多核中断控制器以及所述装置之间通过总线相连接；

所述第一处理器核用于在所述至少一个发送缓冲器中的第一发送缓冲器中写入需要传输至所述至少一个接收缓冲器中的第一接收缓冲器的数据；

所述装置，用于：

在所述第一发送缓冲器的配置信息指示所述第一发送缓冲器中存有需要传输至所述第一接收缓冲器的数据时，控制直接存储器存取DMA模块将所述数据从所述第一发送缓冲器传输至所述第一接收缓冲器，并设置中断信息，

在所述中断信息指示需要向所述第二处理器核触发中断时，控制多核中断控制器向所述第二处理器核触发中断；

所述第二处理器核，用于响应所述装置所触发的中断，并对所述第一接收缓冲器中的所述数据进行处理。