[发明专利]实现LDPC码编码的方法与装置

权利要求书

1.一种实现LDPC码的编码装置，其特征在于，包括：主控制单元，异或阵列处理器，e缓冲器，GF(2)迭代求解器，迭代地址产生器，进程控制计数器，检验码缓冲器和宏矩阵表模块，其中：

所述主控制单元，用于接收用户设定的LDPC码编码的码长n与码率R信息，初始化更新各个部件的参数；协调所述异或阵列处理器和e缓冲器完成预处理操作；在接收预设起始迭代地址信息后，协调所述GF(2)迭代求解器执行运算迭代的操作并根据所述迭代地址产生器产生的迭代地址分别从e缓冲器中读取中间变量e，从检验码缓冲器取已知当前位置的检验码，进行GF(2)迭代求解下一位置的检验码，再根据迭代地址将运算结果写入检验码缓冲器指定位置；

所述异或阵列处理器，用于进行信息码S的载入操作时，将长度为K的信息码S转换成n-k长度的中间变量e；

所述e缓冲器，用于保存所述计算结果中间变量e的值；包括n-k个1比特的缓冲寄存器；

所述迭代地址产生器，用于从起始地址开始迭代，经过多次迭代得到检验码，根据当前迭代进程，产生迭代地址；所述迭代地址包括当前运算所需的e缓冲器中间变量e地址、所需的检验码缓冲器检验码地址及当前得到的检验码写入检验码缓冲器地址；

所述进程控制计数器，用于对所述GF(2)迭代地址产生器的迭代循环操作次数进行计数；

所述检验码缓冲器，用于保存产生的检验码，用单端口SRAM来实现，只有写操作，避免读操作；所述检验码缓冲器长度为n-k比特；

所述GF(2)迭代求解器，用于对当前运算所需的中间变量e地址、所需的已知的检验码地址及当前位置的检验码地址进行异或运算，得到新位置的检验码；

所述宏矩阵表模块，用于将校验矩阵H的分割宏矩阵A和B并保存，即H=[B    A]。

2.根据权利要求1所述的实现LDPC码的编码装置，其特征在于：所述主 控制单元包括载入控制模块、第一判断模块和第二判断模块，其中：

所述载入控制模块，用于载入信息码S时，每次控制载入到所述异或阵列处理器1比特信息码；

所述第一判断模块，用于当先载入信息码S中的第j列信息码S_j时，判断第j列信息码S_j是否为零，若判断结果不为零，则控制所述异或阵列处理器计算对应的中间变量e的值，再将对应的中间变量e与e缓冲器中现有的中间变量e值模2和，控制e缓冲器保存所述计算结果；若判断结果为零，则直接跳转第二判断模块；

所述第二判断模块，用于判断所述第j列信息码S_j是否为信息码S中的最后一个信息码；若是，则跳转预设模块执行后续的操作；若否，则返回载入控制模块执行下一列信息码的载入操作。

3.根据权利要求1所述的实现LDPC码的编码装置，其特征在于：所述主控制单元还包括预设模块和迭代协调控制模块，其中：

所述预设模块，用于预设第二个检验码的值为0或者1，且迭代起始地址为1；

所述迭代协调控制模块，用于在接收预设起始地址信息后，协调所述GF(2)迭代求解器从起始地址1开始执行迭代运算的操作，并协调进程控制计数器计数，协调迭代地址产生器实时产生当前迭代地址，并根据迭代地址分别从e缓冲器中取中间变量e，从检验码缓冲器读取当前位置的检验码，进行GF(2)迭代求解下一位置的检验码，再根据迭代地址将运算出新位置的检验码的写入检验码缓冲器指定位置；重复经过n-k-1次迭代，得到n-k个检验码。

4.根据权利要求1所述的实现LDPC码的编码装置，其特征在于：所述主控制单元还包括第三判断模块、重调模块和结束模块，其中：

所述第三判断模块，用于直至处理到第n-k次迭代操作时，且将得到的n-k个检验码都写入到检验码缓冲器后判断初始预设条件是否正确；若是，则直接跳转结束模块执行结束编码的操作；若否，则跳转重调模块执行相应操作； 

所述重调模块，用于重新调整迭代操作且调整计算错误的检验码；

所述结束模块，用于结束执行LDPC码的编码操作。

5.根据权利要求4所述的实现LDPC码的编码装置，其特征在于：所述第三判断模块包括第三判断子模块，其中：

所述第三判断子模块，用于在判断初始预设条件是否正确时，判断最后一个检验方程中的相关变量是否满足方程，若是，则判断结果为预设正确；若否，则判断结果为预设错误。