[发明专利]用于地震勘探的级联采集站高效流水线数传系统及方法

权利要求书

1.一种用于地震勘探的级联采集站高效流水线数传系统，包括主控站、多个交叉站、多个采集站，以及检波器，所述主控站连接到交叉站，多个交叉站相互级联，每个交叉站的左右两侧分别级联多个采集站，且每个采集站上连接一个或多个检波器，交叉站之间以及交叉站和主控站之间的数据传输由大线完成，支线完成采集站之间以及采集站和交叉站之间的数据传输，其特征在于：所述主控站使用两个LVDS接口，分别连接到交叉站，每个交叉站使用四个LVDS接口，分别为上行接口、下行接口、左侧接口和右侧接口，其中上行接口为至主控站的方向，下行接口连接到下一级的交叉站，左侧接口和右侧接口分别连接采集站，每个采集站分别使用两个LVDS接口，分别为左侧接口以及右侧接口，大线和支线采用相同的传输技术，即基于LVDS的高速数据传输技术。

2.如权利要求1所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于：所述每个主控站、交叉站、采集站中设置有高速数据传输电路，该高速数据传输电路包括两个通路：上行数据传输通路以及下行命令传输通路；

所述交叉站和采集站中的上行数据传输通路以及下行命令传输通路均包括FPGA、自适应电缆均衡器、串并转换器、并串转换器、串行数字电缆驱动器，所述自适应电缆均衡器、串并转换器、FPGA、并串转换器、串行数字电缆驱动器依序连接，其中FPGA完成串并转换器、并串转换器的驱动，自适应电缆均衡器接收来自LVDS接口的信号输入，完成输入信号的滤波，其输出信号接至串并转换器完成信号的串并转换，最终输入到FPGA完成数据的接收；在驱动端，FPGA将并行数据发送给并串转换器，首先完成数据的并串转换，而后并串转换器输出信号到串行数字电缆驱动器，最终变换成LVDS信号从另一个LVDS接口输出；

所述主控站内设置的数据传输电路包括LVDS输入电路、FPGA和LVDS输出电路，所述LVDS输入电路包括自适应电缆均衡器和串并转换器， LVDS输出电路包括并串转换器和串行数字电缆驱动器，FPGA内设置输入驱动模块、输出驱动模块以及存储器，所述输入驱动模块连接到LVDS输入电路的串并转换器，输出驱动模块连接到LVDS输出电路的并串转换器，输入驱动模块和输出驱动模块均连接到所述存储器。

3.如权利要求2所述的用于地震勘探的级联采集站高效流水线数传系统，其特征在于：所述每个交叉站和采集站的FPGA中设置有实现流水线式数据传输方法的电路；

所述采集站的FPGA内的实现流水线式数据传输方法的电路包括如下模块：1）本地帧构建模块，连接到本级采集站，该模块完成每次采集数据的帧创建工作；2）本地FIFO缓存器和下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，本地FIFO缓存器输入端连接到本地帧构建模块，下级FIFO缓存器的输入端连接到输入驱动模块，本地FIFO缓存器和下级FIFO缓存器的输出端均连接到输出驱动模块，输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；3）输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；4）控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取本地FIFO缓存器和下级FIFO缓存器的时序；

所述交叉站的FPGA内的实现流水线式数据传输方法的电路包括如下模块：1）下级FIFO缓存器，这些FIFO缓存器完成数据的缓存，下级FIFO缓存器的输入端连接到输入驱动模块，输出端均连接到输出驱动模块，输出驱动模块读取下级FIFO缓存器中的数据进行发送，同样的，输入驱动模块从下级接收的数据存入到下级FIFO缓存器中；2）输入驱动模块和输出驱动模块，完成外部硬件电路的驱动，即分别连接到所述串并转换器和并串转换器，分别用来驱动串并转换器和并串转换器；3）控制逻辑，控制逻辑分别连接到输入驱动模块和输出驱动模块，给出输入驱动模块和输出驱动模块读取下级FIFO缓存器的时序。