[发明专利]用于外围组件的高优先级命令队列

权利要求书

1.一种控制集成电路中的外部接口的设备，所述设备包括：

被配置成存储第一多个命令的第一命令队列，其中所述第一命令队列进一步被配置成存储一个或多个指示，所述指示标识所述第一多个命令内的准许中断所述第一多个命令的点；以及

被配置成存储第二多个命令的第二命令队列；以及

耦合到所述第一命令队列和所述第二命令队列的控制电路，以及其中所述控制电路被配置成响应于检测到所述第二命令队列中的至少第二命令，中断对被标识为可中断的点的第一命令处的所述第一多个命令的处理，以及其中所述控制电路被配置成响应于所述中断，启动对所述第二命令的处理。

2.如权利要求1所述的设备，其中，所述一个或多个指示是多个指示，每一个指示都与所述第一多个命令中的相应的命令相关联，并表示所述第一多个命令在所述相应的命令处是否可中断。

3.如权利要求1所述的设备，还包括：耦合到所述控制电路的多个控制寄存器，其中所述控制电路被配置成更新所述多个控制寄存器中的一个，以指出所述第二多个命令正在被处理，以及其中所述控制电路被配置成阻止对所述第一多个命令的处理，直到所述多个控制寄存器中的所述一个再次被更新，以指出对所述第一多个命令的处理将要继续。

4.一种集成电路，包括：

被配置成耦合到一个或多个存储器设备的存储器控制器；

被配置成耦合到一个或多个闪速存储器设备的闪速存储器接口单元，其中所述闪速存储器接口单元包括如权利要求1所述的设备；

耦合到所述存储器控制器以及所述闪速存储器接口单元的直接存储器访问（DMA）控制器，其中所述DMA控制器被配置成在所述存储器控制器和所述闪速存储器接口单元之间执行DMA操作；以及

耦合到所述DMA控制器的处理器，其中，所述处理器被配置成控制所述闪速存储器接口单元，以及其中来自所述处理器的通信通过所述DMA控制器和所述闪速存储器接口单元之间的互连，穿过所述DMA控制器到所述闪速存储器单元，以及其中所述互连也用于所述闪速存储器接口单元和所述存储器控制器之间的DMA操作中；

其中所述处理器被配置成向所述第一命令队列写入第一多个命令，以控制所述闪速存储器接口单元和所述一个或多个闪速存储器设备之间的第一传输，以及其中所述处理器被配置成向所述第二命令队列写入第二多个命令，以在完成所述第一传输之前控制所述闪速存储器接口单元和所述一个或多个闪速存储器设备之间的第二传输。

5.如权利要求4所述的集成电路，其中，所述第二传输比所述第一传输具有更高的优先级。

6.如权利要求4所述的集成电路，其中，所述处理器进一步被配置成检测对优先级不高于所述第一传输的第三传输的需求并将第三多个命令加载到所述第一命令队列中以执行所述第三传输。

7.一种方法，包括：

在接口控制器中处理来自第一命令队列的命令，以在外部接口上执行一个或多个传输；

检测与来自所述第一命令队列的所述命令内的第一命令相关联的指示；

在检测到所述指示的时间检测第二命令队列中的至少一个第二命令；以及

响应于检测到所述指示以及所述至少一个第二命令，中断对来自所述第一命令队列的命令的进一步的处理，以处理来自所述第二命令队列的命令。

8.如权利要求7所述的方法，还包括：写入控制寄存器以指出所述第二命令队列中的所述命令正在被处理。

9.如权利要求8所述的方法，还包括：响应于所述控制寄存器的内容，阻止对来自所述第二命令队列的命令的进一步的处理。

10.如权利要求9所述的方法，还包括：接收更新所述控制寄存器以准许继续处理所述第一命令队列中的所述命令的写入操作。

11.如权利要求10所述的方法，其中，所述写入操作是由处理器所发出的。