[发明专利]一种高压驱动电路

说明书

技术领域

本发明属于功率集成电路技术领域，涉及一种高压驱动电路。

技术背景

随着智能功率集成电路的快速发展，高压芯片的设计越来越受关注。高压驱动电路是高压芯片设计中不可或缺的重要部分，它要求大驱动能力、高耐压、小功耗和高可靠性等。同时由于控制电平为低压逻辑，所以高压电平转化电路的设计也至关重要。

传统的高压驱动电路如图1所示，其包括高压电平位移电路和输出级电路。高压PMOS管P11和P12、高压NMOS管N11和N12、反相器INV11组成了高压电平位移电路，其中：INV11的输入端和N11的栅极接输入信号，INV11的输出端接N12的栅极，P11的漏极、P12的栅极和N11的漏极相接，P11的栅极、P12的漏极和N12的漏极耦接于S，作为高压电平位移电路的输出端。高压PMOS管P13和高压NMOS管N13组成输出级电路，其中N13的栅极接输入信号，P13的栅极接高压电平位移电路的输出端S，P13的漏极与N13的漏极相接，作为整个高压驱动电路的输出端。P11、P12和P13的源极都接高压电源V_HV，N11、N12和N13的源极都接参考电位V_SS（GND）。P11和P12宽长比相同，N11和N12宽长比相同，输出级P13和N13为提供大的驱动能力，有较大宽长比。当IN为低电平时，N11和N13关断，N12导通；N12的导通导致P11栅极电压被拉低，使P11导通；由于P11导通，N11关断，P12的栅极为高压，使P12关断；由于P12关断，N12导通，高压电平位移模块输出端S为低电平，使P13导通；输入级P13导通和N13关断，使OUT输出为V_HV。反之，当IN为高电平时，N11和N13导通，N12关断；N11的导通导致P12栅极电压被拉低，使P12导通；由于P12导通，N12关断，高压电平位移模块输出端S为高压，使P13截止；输入级P13截止和N13导通，使OUT输出为0V。这种传统的高压驱动电路，高压PMOS管栅极电压信号的变化范围都为0V～V_HV，所以高压PMOS管的栅极需要承受高压，必须为厚栅氧器件；同时由于其包括六个高压MOS器件，占用了大量的芯片面积；除此之外如果高压电源V_HV摆动，会对高压电平位移输出信号带来大约两倍大小的摆动，继而对输出信号带来相应摆动，降低了器件的可靠性。

发明内容

本发明针对传统高压驱动电路中只能采用高压厚栅氧PMOS器件，占用芯片面积大和输出信号不稳定的问题，提供一种高压驱动电路。

本发明的技术方案是：

一种高压驱动电路，包括高压电平位移电路、高端输出级电路、低端输出级电路、电流源和死区控制电路；输入信号IN接死区控制电路的输入端，死区控制电路的输出端A和B与高压电平位移电路相接，死区控制电路的输出端C与低端输出级电路相接，高压电平位移电路与电流源耦接于D，高压电平位移电路的输出端E控制高端输出级电路，高端输出级电路与低端输出级电路的连接点F作为整个高压驱动电路的输出端；高压电源V_HV与高压电平位移电路和高端输出级电路相连，低压电源V_DD与死区控制电路高压端相连，参考电位V_SS与电流源低压端、死区控制电路低压端和低端输出级电路相连。

所述高压电平位移电路由四个PMOS管M41、M42、M43和M44与两个高压NMOS管N41和N42构成。四个PMOS管M41、M42、M43和M44具有相同的宽长比，两个高压NMOS管N41和N42具有相同的宽长比。四个PMOS管M41、M42、M43和M44的源极都接高压电源V_HV，两个高压NMOS管N41和N42的源极互连并接电流源输出端D；第一高压NMOS管N41的栅极接死区控制电路的输出端A，第二高压NMOS管N42的栅极接死区控制电路的输出端B；第一PMOS管M41和第二PMOS管M42的漏极互连并接第一高压NMOS管N41的漏极，第三PMOS管M43和第四PMOS管M44的漏极互连并接第二高压NMOS管N42的漏极；第一PMOS管M41和第三PMOS管M43的栅极互连并接第一高压NMOS管N41的漏极，第二PMOS管M42和第四PMOS管M44的栅极互连并接第二高压NMOS管N42的漏极。第二高压NMOS管N42的漏极连接点E作为高压电平位移电路的输出端。