[发明专利]半导体器件及其制造方法无效
申请号: | 201210320663.2 | 申请日: | 2012-08-31 |
公开(公告)号: | CN102969348A | 公开(公告)日: | 2013-03-13 |
发明(设计)人: | 黄性震;辛东善;皮昇浩;金旻秀 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | H01L29/423 | 分类号: | H01L29/423;H01L27/115;H01L21/28;H01L21/8247 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 石卓琼;俞波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
垂直沟道层,所述垂直沟道层从半导体衬底向上突出;
隧道绝缘层,所述隧道绝缘层覆盖所述垂直沟道层的侧壁;
多个浮栅,所述多个浮栅彼此分开并沿着所述垂直沟道层彼此层叠,并且包围所述垂直沟道层,在所述多个浮栅与所述垂直沟道层之间插入有所述隧道绝缘层;
多个控制栅,所述多个控制栅分别封闭所述多个浮栅;以及
层间绝缘层,所述层间绝缘层被布置在所述多个控制栅之间。
2.如权利要求1所述的半导体器件,还包括电介质层,所述电介质层被布置在所述浮栅与所述控制栅之间。
3.如权利要求1所述的半导体器件,其中,所述多个控制栅每个都包括第一导电层和第二导电层,所述第一导电层被布置在所述浮栅中的一个浮栅之上和之下,同时夹着所述浮栅,所述第二导电层覆盖所述第一导电层之间的浮栅的侧壁。
4.如权利要求3所述的半导体器件,其中,所述第一导电层和所述第二导电层由彼此之间具有刻蚀选择性的不同材料形成。
5.如权利要求3所述的半导体器件,其中,所述第一导电层包括多晶硅,且所述第二导电层由包括多晶硅或金属层的材料形成。
6.如权利要求3所述的半导体器件,其中,所述第一导电层和所述第二导电层由彼此相同的材料形成。
7.如权利要求6所述的半导体器件,其中,所述第一导电层和所述第二导电层由包括多晶硅或金属层的材料形成。
8.一种制造半导体器件的方法,所述方法包括以下步骤:
将叠层与第三材料层交替层叠,所述叠层每个都具有第一材料层和层叠在所述第一材料层之间的第二材料层;
形成将彼此交替层叠的所述叠层和所述第三材料层穿通的垂直孔;
通过刻蚀经由所述垂直孔暴露出的所述第二材料层,来形成第一凹陷区;
形成填充所述第一凹陷区的浮栅;
沿着所述垂直孔的侧壁和所述浮栅的侧壁形成隧道绝缘层;以及
形成填充所述垂直孔的垂直沟道层。
9.如权利要求8所述的方法,还包括以下步骤:在形成所述浮栅之前,沿着所述第一凹陷区的表面和所述垂直孔的侧壁形成电介质层。
10.如权利要求8所述的方法,其中,所述第二材料层相对于所述第一材料层具有刻蚀选择性。
11.如权利要求8所述的方法,其中,所述第三材料层相对于所述第一材料层和所述第二材料层具有刻蚀选择性。
12.如权利要求11所述的方法,其中,所述第三材料层是层间绝缘层。
13.如权利要求8所述的方法,其中,形成所述第一凹陷区的步骤包括:通过选择性地刻蚀形成在所述第一材料层之间的所述第二材料层来形成所述第一凹陷区。
14.如权利要求8所述的方法,在形成所述垂直沟道层之后,还包括以下步骤:
通过去除所述第二材料层来形成在所述第一材料层之间的第二凹陷区;以及
形成填充所述第二凹陷区的导电层。
15.如权利要求14所述的方法,其中,所述第一材料层包括多晶硅,且所述导电层包括金属。
16.如权利要求8所述的方法,在形成所述垂直沟道层的步骤之后,还包括以下步骤:
通过去除所述第一材料层和所述第二材料层来形成第二凹陷区;以及
形成填充所述第二凹陷区的导电层。
17.如权利要求16所述的方法,还包括以下步骤:在用所述导电层填充所述第二凹陷区之前,沿着所述第二凹陷区的表面形成电介质层。
18.如权利要求16所述的方法,其中,所述导电层包括金属。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210320663.2/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类