[发明专利]数据调节装置无效
申请号: | 201210321273.7 | 申请日: | 2012-09-04 |
公开(公告)号: | CN102902309A | 公开(公告)日: | 2013-01-30 |
发明(设计)人: | 徐建荣 | 申请(专利权)人: | 西安灵境科技有限公司 |
主分类号: | G06F1/16 | 分类号: | G06F1/16 |
代理公司: | 西安西达专利代理有限责任公司 61202 | 代理人: | 郭秋梅 |
地址: | 710065 陕西省西安市高新区科*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据 调节 装置 | ||
技术领域
本发明涉及电子技术领域,特别涉及一种数据调节装置。
背景技术
现在的数据调节装置由于存储装置大多采用高速缓存,这样动辄复制到相应的结构中,体系过于复杂而且浪费资源。
发明内容
本发明提供一种数据调节装置,经由ARM芯片启动使用冗余结构来进行高速缓存CPU核中的冗余下的体系,随后适配外设按照所述的处理器定期操作,避体系过于复杂而且浪费资源的缺陷。
为实现上述目的,本发明的技术方案为:
一种数据处理装置,所述的数据处理装置带有CPU核中置高速缓存2的ARM芯片3,并且所述的ARM芯片3CPU核中内置冗余结构4,还包括适配外设5。
经由ARM芯片3启动使用冗余结构4来进行高速缓存CPU核中的冗余下的体系,随后适配外设按照所述的处理器定期操作,避体系过于复杂而且浪费资源的缺陷。
附图说明
图1为本发明的连接结构示意图。
具体实施方式
下面经由附图对本发明做进一步说明:
如附图1所示,数据处理装置,所述的数据处理装置带有CPU核中置高速缓存2的ARM芯片3,并且所述的ARM芯片3CPU核中内置冗余结构4,还包括适配外设5。
经由ARM芯片3启动使用冗余结构4来进行高速缓存CPU核中的冗余下的体系,随后适配外设按照所述的处理器定期操作,避体系过于复杂而且浪费资源的缺陷。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安灵境科技有限公司,未经西安灵境科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210321273.7/2.html,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置