[发明专利]选择性形成高K介质层的方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种采用原子层沉积工艺选择性形成高K介质层的方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，传统的氧化硅作为栅介质层已经不能满足集成电路高速发展的需求，随着工艺节点的不断减小，栅氧化硅层的厚度也不断减小，栅氧化硅层厚度的减小会导致MOS晶体管的漏电流呈指数级的增长，因此高K栅介质层/金属栅极的栅极叠层结构取代现有的栅氧化硅层/多晶硅栅极被引入到MOS晶体管中。

现有的高K栅介质层的形成方法包括物理气相沉积工艺（PVD）和化学气相沉积工艺（CVD），化学气相沉积工艺主要包括原子层沉积工艺（Atomic Layer Deposition，ALD）和金属氧化物沉积工艺（Metal Organic CVD，MOCVD）。

现有采用原子层沉积工艺形成高K介质层时，以形成氧化铪高K介质层为例，包括：步骤10，提供半导体衬底，将半导体衬底置于原子层沉积腔室中；步骤11，在原子层沉积腔室中通入第一前驱物，比如：H₂O；步骤12，排出未反应的第一前驱物和反应产物；步骤13，通入第二前驱物，比如：四氯化铪；步骤14，排出未反应的第二前驱物和反应产物；重复步骤11~步骤14，直至在半导体衬底表面形成氧化铪高K介质层。

现有的采用原子层沉积工艺形成高K介质层时，难以在半导体衬底的不同区域形成不同厚度的高K介质层，不能满足半导体器件制作的要求。

更多关于高K介质层的形成工艺请参考专利号为US7192892B2的美国专利。

发明内容

本发明解决的问题是提供一种选择性形成高K介质层的方法，使不同区域形成的高K介质层具有不同的厚度。

为解决上述问题，本发明实施例提供了一种选择性形成高K介质层的方法，包括：步骤S21，提供半导体衬底，所述半导体衬底具有第一区域和第二区域；步骤S22，在第一区域的半导体衬底上形成第一氧化硅层；步骤S23，将半导体衬底置于原子层沉积腔室中；步骤S24，通入第一前驱物，在第一区域的第一氧化硅层和第二区域的半导体衬底表面形成吸附层；步骤S25，排出残留的第一前驱物和第一反应产物；步骤S26，通入第二前驱物，第二前驱物与吸附层反应，形成第一高K材料层，第一区域的第一氧化硅层表面的第一高K材料层的覆盖率大于第二区域的半导体衬底表面的第一高K材料层的覆盖率；步骤S27，排出残留的第二前驱物和第二反应产物；步骤S28，重复步骤S24至步骤S27，在第一区域的第一氧化硅层和第二区域的半导体衬底表面形成第二高K材料层，第一区域的第二高K材料层厚度大于第二区域的第二高K材料层的厚度；步骤S29，通入刻蚀气体，去除第二区域的第二高K材料层，在第一区域的第一氧化硅层表面形成第三高K材料层；步骤S30，排出残留的刻蚀气体和第三反应产物；步骤S31，重复步骤S24至步骤S30，直至在第一区域的第一氧化硅层表面形成第一高K介质层。

可选的，所述第一前驱物为水或臭氧。

可选的，第一前驱物的流量为1~300sccm，第一前驱物通入时间为0.01~10秒。

可选的，所述第二前驱物为四氯化铪、四氯化锆或三甲基铝。

可选的，所述第二前驱物的流量为1~300sccm，第二前驱物的通入时间为0.01~10秒。

可选的，所述第一高K介质层的材料为氧化铪、氧化铪或氧化铝。

可选的，所述刻蚀气体为HF。

可选的，所述刻蚀气体的流量为1~300sccm，刻蚀气体的通入时间为0.01~10秒。

可选的，所述步骤S24至步骤S27的重复次数为1~15次。

可选的，所述步骤S24至步骤S27的重复次数为5~10次。

可选的，所述步骤S24至步骤S30的重复次数为20~3000次。

可选的，所述原子层沉积腔室的压力为0.1~50托，温度为100~500摄氏度。

可选的，排出残留的第一前驱物、第一反应产物、残留的第二前驱物、第二反应产物、残留的刻蚀气体和第三反应产物的方法为：向原子层沉淀腔室通入惰性气体，排出腔室中残留的第一前驱物、第一反应产物、残留的第二前驱物、第二反应产物、残留的刻蚀气体和第三反应产物。

可选的，所述惰性气体为氮气或氩气或两者的混合物，惰性气体的通入时间为0.1~10秒。