[发明专利]一种多核处理器CAS/SWAP原子操作实现方法

说明书

技术领域

本发明主要涉及到多核处理器体系结构的设计领域，特指一种适用于多核处理器。

背景技术

多核微处理器为具有较强继承性的同构集成，即集成少数几个成熟的、结构相同的通用处理器核心。例如：IBM Power7集成了8个处理器核心；Intel在2010年推出的Nehalem处理器集成了8个处理器核心；Intel Tukwila处理器则采用4核结构；AMD Opteron Magny-Cours微处理器集成了12个处理器核心。

这些处理器芯片上均集成了多级Cache和存储控制器，见下表1所示。

表1 

Core ArchitectureIntel TukwilaAMD Magny-coursIBM POWER7Intel Xeon Nehalem-EXCore41288L1DCache/core32KB64KB32KB32KBL2Cache/core256KB512KB256KB256KBL3Cache24MB12MB32MB24MB

如图1所示，上述结构中的存储层次有一个共同特点，即每个核都有自己的多级私有Cache，然后通过片上互联网络访问共享的最外层Cache（Last Level Cache，LLCache）或者存储控制器（Memory Controller, MC）。多个私有Cache是通过Cache一致性协议来实现数据一致性操作。例如，AMD Magny-cores处理器是采用基于广播的Cache一致性作废协议，IBM和Intel的处理器则是采用基于目录的Cache一致性作废协议。

“软件同步”是多核处理器任务并行处理过程中的重要手段，它主要分为两个阶段：第一阶段加锁（lock），然后进入临界区；第二阶段释放锁（unlock），基本形式为：

Lock(a)；                        //加锁          

Critical_Section；              //进入临界区

Unlock(a)；                     //解锁

“软件同步”还可以使用原子操作实现加锁，例如：使用CAS原子操作可实现如下：