[发明专利]隔离沟槽制造方法及发光装置

权利要求书

1.一种半导体结构的隔离沟槽制造方法，该半导体结构具有外延结构，设置于一外延基板上，该隔离沟槽的制造方法包括下列步骤：

形成一第一凹槽于该外延结构；

设置一第一硬涂层于该外延结构上表面及该第一凹槽的内表面，其中，位于该外延结构上表面的该第一硬涂层的厚度大于位于该第一凹槽底面的该第一硬涂层的厚度；以及

蚀刻位于该第一凹槽底面的该第一硬涂层，并于该第一凹槽的底面形成一第二凹槽。

2.如权利要求1所述的隔离沟槽制造方法，其中通过一黄光光刻与蚀刻制作工艺形成该第一凹槽。

3.如权利要求1所述的隔离沟槽制造方法，其中该蚀刻步骤为一感应耦合式等离子体干蚀刻。

4.如权利要求1所述的隔离沟槽制造方法，其中该外延结构具有第一半导体层、有源层及第二半导体层依序设置于该外延基板上，该第一凹槽露出该第一半导体层。

5.如权利要求1所述的隔离沟槽制造方法，其中该第一凹槽的宽度大于该第二凹槽的宽度。

6.如权利要求4所述的隔离沟槽制造方法，还包括：

设置一第二硬涂层于该外延结构上表面、部分该第一凹槽及该第二凹槽的内表面，其中，位于该外延结构上表面的该第二硬涂层的厚度大于位于该第二凹槽底面的该第二硬涂层的厚度；以及

蚀刻位于该第二凹槽底面的该第二硬涂层，并于该第二凹槽的底面形成一第三凹槽。

7.如权利要求6所述的隔离沟槽制造方法，其中该外延结构还具有未掺杂半导体层，设置于该第一半导体层与该外延基板之间，该第三凹槽露出该未掺杂半导体层或该外延基板。

8.如权利要求6所述的隔离沟槽制造方法，其中当该第三凹槽未露出该外延基板时，则重复权利要求6所述的步骤，直到露出该外延基板。

9.如权利要求6所述的隔离沟槽制造方法，还包括：

去除该第一硬涂层及该第二硬涂层。

10.一种发光装置，包括：

多个发光二极管，具有多个外延结构且设置于一外延基板上，各发光二极管分别通过一连接导电层相互电性串联；以及

多个交错设置的隔离沟槽，定义该多个外延结构设置的区域，各该隔离沟槽分别具有第一凹槽及形成于该第一凹槽底面的一第二凹槽，且该第一凹槽与该第二凹槽的宽度差介于0.32μm至4μm之间。

11.如权利要求10所述的发光装置，其中各该外延结构分别具有第一半导体层、有源层、第二半导体层及未掺杂半导体层依序设置于该外延基板上。

12.如权利要求11所述的发光装置，其中各该发光二极管的该第一半导体层与相邻的发光二极管的该第二半导体层通过该连接导电层电连接。

13.如权利要求10所述的发光装置，其中该多个连接导电层分别覆盖该多个隔离沟槽的其中之一。

14.如权利要求10所述的发光装置，其中各该隔离沟槽内分别具有一绝缘材料，该绝缘材料包含氧化物或氮化物。

15.如权利要求10所述的发光装置，其中各该隔离沟槽分别电性隔离两相邻发光二极管的该多个外延结构。

16.如权利要求11所述的发光装置，其中各该发光二极管还分别具有电流阻障层，该电流阻障层设置于部分该第二半导体层之上，并覆盖部分该第二半导体层及该多个隔离沟槽的其中之一。

17.如权利要求16所述的发光装置，其中各该发光二极管还分别具有透明导电层，该透明导电层设置于部分该电流阻障层及部分该第二半导体层之上，并电连接该第二半导体层。

18.如权利要求16所述的发光装置，其中该多个隔离沟槽分别自该外延结构的该第二半导体层延伸至该未掺杂半导体层或该外延基板，以分别露出该未掺杂半导体层或该外延基板。

19.如权利要求17所述的发光装置，其中该连接导电层部分覆盖该电流阻障层与部分该透明导电层。

20.如权利要求10所述的发光装置，其中当该发光装置的数量为多个时，两相邻发光装置之间具有图案化层，该图案化层的俯视形状包含圆形、或长条形、或斜条形、或其组合。