[发明专利]一种半导体器件结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件结构以及用于制作该半导体器件结构的方法。

背景技术

集成电路中持续增大的器件密度促使器件性能和成本的不断改进。为了有利于器件密度的进一步增大，不断需要新技术来减小半导体器件的尺寸。

目前，常规的互补式金属氧化物半导体（CMOS）工艺流程大致为：STI形成→阱形成→栅极氧化物（GOX）形成→多晶硅栅极形成→间隙壁形成→自对准硅化物形成→接触孔形成。然而，栅极结构与浅槽隔离（STI）结构之间的间距受到栅极间隙壁（spacer）、接触孔尺寸和接触孔-有源区规则等因素限制，从而给进一步缩小芯片的面积带来了困难。

因此，需要一种新型的半导体器件结构及其制作方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为解决上述现有技术中存在的问题，根据本发明的一个方面，提供一种用于制作半导体器件结构的方法，包括：提供衬底，所述衬底包括有源区和隔离区，在所述衬底上形成有位于所述有源区上方的第一栅极结构和位于所述隔离区上方的作为虚设栅极结构的第二栅极结构，其中，在所述第一栅极结构两侧以及所述第二栅极结构两侧形成有间隙壁结构；至少部分地蚀刻去除位于所述第二栅极结构两侧的所述间隙壁结构；在所述衬底、所述第一和第二栅极结构上方形成内部互连材料层；至少蚀刻去除位于所述第一栅极结构上的全部所述内部互连材料层，以形成与所述第一栅极结构电性隔离而与所述第二栅极结构电性连接的内部互连层；以及在所述内部互连层上形成源/漏区接触孔。

优选地，形成所述源/漏区接触孔的步骤包括：在所述衬底上方形成层间介电层；以及在所述层间介电层中形成与所述内部互连层对应的源/漏区接触孔，所述源/漏区接触孔经由所述内部互连层而连接至位于所述有源区中的源/漏区。

优选地，当在所述层间介电层中形成所述源/漏区接触孔时，在所述层间介电层中形成与所述第一栅极结构对应的栅极接触孔。

优选地，所述第一和第二栅极结构均包括栅极介电层和位于所述栅极介电层上的栅极材料层。

优选地，所述内部互连材料层的构成材料与所述栅极材料层的构成材料相同。

优选地，所述栅极材料层的构成材料为多晶硅。

优选地，至少部分地蚀刻去除位于所述第二栅极结构两侧的所述间隙壁结构的步骤是使用掩模版通过选择性蚀刻工艺来执行的。

优选地，所述第二栅极结构与所述第一栅极结构是采用相同的工艺步骤同时形成的。

优选地，蚀刻去除位于所述第一栅极结构上的所述内部互连材料层的步骤包括：在所述内部互连材料层上形成内部互连层掩蔽层；依次蚀刻所述内部互连层掩蔽层和所述内部互连材料层，以形成所述内部互连层；以及去除所述内部互连层掩蔽层。

优选地，去除所述内部互连层掩蔽层采用湿法蚀刻工艺。

优选地，所述隔离区采用浅槽隔离工艺形成。

优选地，在所述衬底上方形成所述内部互连材料层之前还包括预清洗步骤。

优选地，在蚀刻去除位于所述第一栅极结构上的所述内部互连材料层的同时，蚀刻去除位于所述第二栅极结构上的一部分所述内部互连层。

优选地，位于所述第二栅极结构的靠近所述第一栅极结构的一侧的所述间隙壁结构被蚀刻去除。

根据本发明的另一个方面，提供一种半导体器件结构，包括：衬底，所述衬底包括有源区和隔离区；第一栅极结构，所述第一栅极结构位于所述有源区上方；第二栅极结构，所述第二栅极结构位于所述隔离区上方，且为虚设栅极结构；和内部互连层，所述内部互连层将位于所述有源区中的源/漏区与所述第二栅极结彼此电性相连，而与所述第一栅极结构电性隔离。

优选地，所述半导体器件结构还包括：间隙壁结构，所述间隙壁结构位于所述第一栅极结构的两侧，并且其中，所述内部互连层通过所述间隙壁结构而与所述第一栅极结构电性隔离。

优选地，所述间隙壁结构还形成在所述第二栅极结构的远离所述第一栅极结构的一侧。