[发明专利]多层封装基板以及封装件

说明书

技术领域

本发明涉及半导体封装技术；更具体地说，本发明涉及一种多层封装基板以及采用该多层封装基板的封装件。

背景技术

封装是电子元器件的重要组成部分。随着电子器件集成度的日益提高，封装基板（尤其是多层封装基板）的结构也日益复杂，相应地其制造难度也显著增加。目前，在多层封装基板设计中通常是通过在电源地平面层上增加应力释放点来提高高密度多层封装基板的可制造性。

图1示意性地示出了根据现有技术的多层封装基板的截面结构。

如图1所示，根据现有技术的多层封装基板包括：依次层叠的上积层1、芯板层2以及下积层3。其中，所述上积层1的芯片区域中布置了多个上积层过孔11；所述下积层3的芯片区域中布置了多个下积层过孔33。

由于多层封装基板的顶层芯片区域的引脚密度远高于底层的引脚密度，导致封装基板芯片区域上积层1的上积层过孔11的密度远大于下积层3的下积层过孔33的密度。上积层1与下积层3之间的非平衡式过孔分布易导致封装基板翘曲，从而降低可制造性。

因此，希望能够提供一种能够防止封装基板翘曲并提高封装基板的可制造性的封装基板设计方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，针对高密度多层封装基板，提供一种平衡式封装基板设计方法从而防止封装基板翘曲并提高封装基板的可制造性。

根据本发明的第一方面，提供了一种多层封装基板，其包括：依次层叠的上积层、芯板层以及下积层；其中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层的芯片区域中布置了多个下积层过孔；其中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，以使得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片区域中的上积层过孔的密度。

优选地，在上述多层封装基板中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的密度等于上积层的芯片区域中的上积层过孔的密度。

优选地，在上述多层封装基板中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，使得下积层的芯片区域中的下积层过孔的数量等于上积层的芯片区域中的上积层过孔的数量。

优选地，在上述多层封装基板中，附加过孔均匀分布在下积层的芯片区域中。

优选地，在上述多层封装基板中，附加过孔均匀分布在下积层的芯片区域中的其它多个下积层过孔之间。

优选地，在上述多层封装基板中，所述附加过孔的位置对应于上积层的一部分上积层过孔的位置，以便使得上积层与下积层之间的芯片区域的过孔分布更进一步地得到平衡。

优选地，在上述多层封装基板中，所述附加过孔用作电源过孔。

优选地，在上述多层封装基板中，所述附加过孔用作接地过孔。

优选地，在上述多层封装基板中，一部分附加过孔用作电源过孔，另一部分附加过孔用作接地过孔。

根据本发明的第二方面，提供了一种采用根据根据本发明的第一方面所述的多层封装基板的封装件。

在本发明例中，通过在封装基板下积层的芯片区域均匀增加虚设的或用作电源地过孔的附加过孔，可有效增加多层封装基板的下积层的芯片区域的过孔数量，由此可平衡封装基板内上积层与下积层之间的芯片区域的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。其中，在虚设过孔用作电源地过孔的情况下，通过增加电源地过孔数量也有助于提升高密度多层封装基板的电性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的多层封装基板的截面结构。

图2示意性地示出了根据本发明实施例的多层封装基板的下积层芯片区域的示意图。

图3示意性地示出了根据本发明实施例的多层封装基板的截面结构。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。