[发明专利]超级结器件及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种超级结器件；本发明还涉及一种超级结器件的制造方法。

背景技术

超级结MOSFET(金氧半场效晶体管)器件采用新的耐压层结构-利用一系列的交替排列的P型和N型半导体薄层来在截止状态下在较低电压下就将P型N型区耗尽，实现电荷相互补偿，从而使P型N型区在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。如图1所示，是现有超级结器件的结构示意图；该超级结器件为一超级结P型MOSFET器件，包括：

P+硅衬底101，在所述P+硅衬底上形成有N型外延层。

在超级结器件的单元区域中的所述N型外延层上形成有交替排列的N型薄层102和P型薄层103，其中，单元区域为位于超级结器件的中间区域的电流流动区域。

在单元区域的各N型薄层102上方形成有N型阱区104，N型阱区104的宽度大于等于各N型薄层102的宽度。

在N型阱区104中形成有由P+掺杂区组成的源区105。

栅极多晶硅106形成于N型阱区104上方并延伸到P型薄层103上。栅极多晶硅106的两侧分别和一个源区105自对准。被栅极多晶硅106所覆盖的N型阱区104用于形成沟道，该沟道实现源漏导通。

源区105和沟道区都通过同一接触孔和金属图形107连接。通过正面形成的金属图形107分别引出源极和栅极。在P+硅衬底101的背面形成有背面金属并通过背面金属引出漏极。

现有超级结器件的制造方法可分为两大类：第一类是利用多次光刻-外延成长和注入来获得交替的P型和N型掺杂区即P型薄层和N型薄层。第二类是在P型硅外延层上开沟槽，往沟槽中填入N型多晶，或倾斜注入N型杂质，或填入N型外延来形成P型薄层和N型薄层。

上述第一类制造方法不仅工艺复杂，实现难度大，而且成本很高。第二类制造方法中倾斜注入由于稳定性和重复性差不能用入批量生产，因此N型外延或多晶硅填入工艺受到很大的关注。在现有工艺中，通常是采用N型外延填满沟槽然后做CMP的工艺，但对于沟槽深度40μm～50μm或更深的情况，该工艺工艺时间长，成本相对高而且难以得到没有缝的填充；由于外延成长在沟槽中，其缺陷控制也很困难。另外，现有技术中也有报道利用N型掺杂的多晶硅来填充沟槽形成P型薄层和N型薄层，但现有成熟炉管工艺能得到的多晶硅的掺杂浓度一般在E18CM^-3～E20CM^-3的水平，不能满足器件的N型薄层需要的E15CM^-3～E17CM^-3的掺杂浓度，利用现有设备来得到需要的掺杂浓度具有工艺重复性差，产能低(只能在部分炉管位置上得到可能重复的工艺)的问题。

同已有的DMOS器件一样，一个超级结器件是由很多的单元重复排列形成的；由于各单元的一致性，单元之间通常不存在电压击穿的问题，但最外圈的单元与衬底之间，存在着电压差，易于发生击穿；因此器件的终端保护技术十分重要，所以现有超级结器件还包括有终端结构围绕在单元区域的外周。现有超级结器件的终端结构中，采用扩散保护环技术，场板技术，并采用交替排列的P-N结构来实现对单元区域的保护。

发明内容

本发明所要解决的技术问题是提供一种超级结器件，能降低形成P型薄层和N型薄层的工艺复杂性并降低工艺成本，能减少器件的栅极和漏极之间的寄生电容、提高器件的性能，能减少器件的终端结构的尺寸。为此，本发明还提供一种超级结器件的制造方法。

为解决上述技术问题，本发明提供的超级结器件包括单元区域和终端结构，所述单元区域位于超级结器件的中间区域，所述终端结构围绕在所述单元区域的外周，所述单元区域中包括由侧面依次接触的氧化膜薄层、第一导电类型薄层、第二导电类型薄层和第一导电类型薄层组成的薄层单元重复排列而成的结构，所述薄层单元排列的方向为和硅衬底表面平行的横向；所述终端结构中至少包括一个所述薄层单元。

所述薄层单元形成于第二导电类型外延层中，在所述第二导电类型外延层中形成有第一沟槽；所述氧化膜薄层由填充于所述第一沟槽的氧化层组成，两个相邻的所述第一沟槽之间形成有两个所述第一导电类型薄层和一个所述第二导电类型薄层。

所述氧化膜薄层的氧化层包括填充于所述第一沟槽表面的第一氧化层以及由形成于所述第一氧化层上的第一导电类型的第二多晶硅或非晶硅氧化形成的第二氧化层。