[发明专利]在硅衬底上生长III-氮化物的新方法

说明书

技术领域

本公开大体上涉及的是半导体电路制造工艺，并且更具体地涉及的是在硅衬底上形成III族V族(III-V)化合物半导体膜。

背景技术

近些年来，由于III族V族化合物半导体(通常称为III-V化合物半导体)(诸如，氮化镓(GaN)以及其相关的合金)在电子器件和光电器件上的良好应用，一直对其进行着认真的研究。许多III-V化合物半导体的大带隙和高电子饱和速度也使得其非常适用于高温和高速的功率电子器件。使用III-V化合物半导体的电压电子器件的特定实例包括高电子迁移率晶体管(HEMT)和其他异质结双极晶体管。使用III-V化合物半导体的电压光电器件的特定实例包括蓝色发光二极管、激光二极管以及紫外线(UV)光电检测器。

III-V化合物半导体GaN的外延生长膜被使用在这些器件中。可惜GaN外延膜必须生长在衬底上，而不能生长在GaN上，这是因为，在通常用于生长体晶体的温度下，氮的高平衡压力使得得到GaN体晶体非常困难。由于缺少可行的GaN衬底生长方法，所以通常将GaN外延地沉积在不同的衬底(诸如，硅、SiC以及蓝宝石(Al₂O₃))上。鉴于硅作为生长衬底的与其他生长衬底相比成本更低及其后续处理的性能，尤其将研究重点放在使用硅作为生长衬底。然而，在硅衬底上生长GaN膜也很困难，这是因为，硅的晶格常数和热膨胀率都不同于GaN。

在硅衬底上生长GaN膜所产生的大量压力可能导致衬底弯曲或损坏。这种弯曲可能产生多种不利影响。首先，在结晶质的GaN膜中可能产生或出现大量缺陷(脱位)。其次，所得到的GaN膜的厚度将不太均匀；从而导致最终的器件中产生非期望的电性能变化。再次，受到大量压力的GaN膜容易损坏。因此，为了克服上述缺陷，需要形成III-V化合物半导体膜的新方法。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种电路结构，包括：硅衬底；图案化介电层，位于所述硅衬底上方，并且直接与所述硅衬底的顶面相接触，所述图案化介电层包括穿过介电层的多个通孔，所述多个通孔被布置成六边形图案；纵向生长层，设置在所述衬底上方，并且位于所述图案化介电层中的所述通孔内；III族至V族(III-V)化合物半导体层的横向生长层，设置在所述纵向生长层和所述图案化介电层上方，从而在所述图案化介电层和所述纵向生长层上方形成连续的层；以及III-V族化合物半导体层的体层，位于所述横向生长层上方。

在该电路结构中，还包括：梯度III-V族超晶格层。

在该电路结构中，所述图案化介电层是热氧化硅层。

在该电路结构中，所述纵向生长层和所述横向生长层基本上由相同的材料构成。

在该电路结构中，所述通孔具有从大约2至大约5的纵横比。

在该电路结构中，每个通孔均与邻近的通孔间隔开大约2微米至大约5微米。

在该电路结构中，每个通孔的深度均为大约3000埃至大约5000埃。

在该电路结构中，每个通孔的直径均为大约1000埃至大约2000埃。

在该电路结构中，所述多个通孔在所述图案化介电层上的尺寸和间隔不同。

在该电路结构中，所述体层的厚度为大约0.5微米至大约3微米。

在该电路结构中，所述电路结构是发光二极管。

在该电路结构中，所述电路结构是高电子迁移率晶体管。

根据本发明的另一方面，提供了一种形成电路结构的方法，包括：提供硅晶圆；沉积介电层；图案化介电层，以形成穿过所述介电层的多个通孔，其中，布置为六边形的所述通孔的深度至少为3000埃；使用大约650摄氏度至大约950摄氏度的工艺温度外延生长纵向生长层，以充分填充所述通孔；使用大约1000摄氏度至大约1200摄氏度的工艺温度在所述纵向生长层和所述图案化介电层上方外延生长横向生长层；外延生长梯度III族至V族(III-V)化合物半导体层，所述III-V族化合物半导体层具有减小的铝浓度和增大的镓浓度；以及在所述梯度III-V族层上方外延生长氮化镓层。

在该方法中，沉积所述介电层包括：沉积热氧化硅层。

在该方法中，所述多个通孔具有大约2至大约5的纵横比。

在该方法中，外延生长所述纵向生长层所使用的工艺压力大于大约300Torr。

在该方法中，所述纵向生长层厚于所述介电层。